一种移位寄存器电路、阵列基板和显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器电路、阵列基板和显示装置，属于显示驱动技术领域。移位寄存器电路，包括布置在阵列基板上的用于按垂直于栅线的方向进行分区驱动的两个或两个以上驱动模块，对于在垂直于栅线的方向上相邻的第一驱动模块和第二驱动模块；其中，第一驱动模块的第一驱动输入布线被设置为从第一驱动模块的第一端位置的移位寄存器向第一驱动模块的第二端位置的移位寄存器依次接入第一时钟驱动信号，第二驱动模块的第二驱动输入布线被设置为从第二驱动模块的第二端位置的移位寄存器向第二驱动模块的第一端位置的移位寄存器依次接入第二时钟驱动信号。本发明专利技术的两个驱动模块在其交界处的RC延迟基本不会发生跳变，有利于提高显示效果。

A shift register circuit, array substrate and display device

The invention provides a shift register circuit, an array substrate and a display device, belonging to the display driving technology field. The shift register circuit includes two or more driving modules arranged on the array substrate for partitioning drive in the direction perpendicular to the grid line, and the first driving module and the second driving module adjacent to each other in the direction perpendicular to the grid line, where the first driving input wiring of the first driving module is set. In order to access the first clock driving signal sequentially from the shift register of the first end position of the first driving module to the shift register of the second end position of the first driving module, the second drive input wiring of the second driving module is set from the shift register of the second end position of the second driving module to the first of the second driving module. The shift register at one end is connected to the second clock driving signal sequentially. The RC delay of the two driving modules at the junction of the two driving modules of the present invention will not change, which is beneficial to improving the display effect.

【技术实现步骤摘要】
一种移位寄存器电路、阵列基板和显示装置
本专利技术属于显示驱动
，涉及GOA（GateDriverOnArray，位于阵列基板上的驱动）的分区（Block）驱动，尤其涉及一种移位寄存器电路、阵列基板和显示装置。
技术介绍
显示面板中需要使用栅极驱动电路来对形成在阵列基板上的TFT阵列进行驱动来控制各个像素或亚像素单元的显示，其中，GOA技术是将栅极驱动电路制作在阵列基板上，避免了在阵列基板的外部布置用于来形成栅极驱动电路的电路板及芯片，非常有利于减小显示器的边框尺寸、提高显示面板的集成度并降低成本，因此，被广泛应用。现有的GOA技术中，使用布置在阵列基板上的移位寄存器为相应的栅线提供栅极驱动信号，通常也可以将其称之为GOA单元。图1所示为现有技术一实施例的移位寄存器电路的基本结构示意图。如图1所示，移位寄存器电路10中对应栅线GL1、GL2、…、GLn、GL（n+1）分别设置了移位寄存器SR1、SR2、…、SRn、SR（n+1），它们被布置在阵列基板上，每个移位寄存器的输出信号OUT（即OUT1、OUT2、…或OUTn+1）还作为输入信号INPUT输入到下一行栅线对应的移位寄存器，用来开启下一行的移位寄存器；同时，下一行的移位寄存器的输出信号OUT还输入到上一行的移位寄存器作为复位信号RESET；并且，移位寄存器SR1、SR2、…、SRn、SR（n+1）输入的时钟驱动信号CLK和CLKB是来自同一信号源，即CLK和CLKB，并且通过阵列基板上布置的相同驱动输入布线110a和110b分别接入每个移位寄存器的驱动信号输入端，即移位寄存器中的CLK和CLKB。在图1实施例的现有技术的移位寄存器电路中，由于所有移位寄存器是接入同一时钟驱动信号，并且对于每个移位寄存器来说，其驱动信号的输入电阻负载、输入电容负载相对相邻的上一行的移位寄存器的驱动信号的输入电阻负载、输入电容负载是大致连续变化的，因此，移位寄存器电路中各个移位寄存器的驱动信号输入的电阻负载和电容负载的变化趋势如图2所示，其中，横坐标表示栅线GL1、GL2、…、GLn分别对应的移位寄存器，纵坐标表示对应于上述移位寄存器处驱动信号的电阻负载和电容负载，可以看到按行相邻布置的移位寄存器之间的驱动信号的电阻负载和电容负载是基本连续变化的，因此，在显示时不会出现Mura问题。为了降低图1所示实施例的移位寄存器电路10的功耗，越来越多的移位寄存器电路采用分区驱动，也即若干行对应的多个移位寄存器被划分为一个块或区（Block），将其定义为驱动模块或GOA块；相邻的两个GOA块中，不同的GOA块之间采用不同的时钟驱动信号以使它们分别在不同的时间工作，减少时钟驱动信号充放电的电容负载，从而降低功耗。但是，本申请的专利技术人发现，在相邻的GOA块的交界处，相邻设置的移位寄存器的驱动信号输入的电阻负载和电容负载会发生比较大的跳变，从而相应产生驱动信号输入的延迟跳变，该延迟跳变反映在显示上是产生Block问题，例如相邻的GOA块对应的显示区域之间产生Flicker（闪烁）、横纹Mura问题。
技术实现思路
本专利技术的目的在于，减小用于分区驱动的相邻的驱动模块或GOA块之间的驱动信号输入的延迟跳变。为实现以上目的或者其他目的，本专利技术提供以下技术方案：按照本专利技术的一方面，提供一种移位寄存器电路，包括布置在阵列基板上的用于按垂直于栅线的方向进行分区驱动的两个或两个以上驱动模块，每个驱动模块包括多个移位寄存器，对于在垂直于栅线的方向上相邻的任意两个所述驱动模块分别定义为第一驱动模块和第二驱动模块；其中，所述第一驱动模块的第一驱动输入布线被设置为从所述第一驱动模块的第一端位置的移位寄存器向所述第一驱动模块的第二端位置的移位寄存器依次接入第一时钟驱动信号，所述第二驱动模块的第二驱动输入布线被设置为从所述第二驱动模块的第二端位置的移位寄存器向所述第二驱动模块的第一端位置的移位寄存器依次接入第二时钟驱动信号；其中，在每个所述驱动模块中，所述第二端位置是在所述垂直于栅线的方向上与所述第一端位置相对的。根据本专利技术一实施例的移位寄存器电路，其中，对应所述第一驱动输入布线设置第一输入补偿电阻，对应所述第二驱动布线设置第二输入补偿电阻，其中，所第一驱动输入布线的电阻与所述第一输入补偿电阻之和等于所第二驱动输入布线的电阻与所述第二输入补偿电阻之和。可选地，所述第一输入补偿电阻和/或所述第二输入补偿电阻被设置在所述阵列基板上和/或阵列基板外。根据本专利技术又一实施例的移位寄存器电路，其中，所述第一端位置对应所述第一驱动模块或第二驱动模块在所述阵列基板上所对应栅线的最小排列序数，所述第二端位置对应为所述第一驱动模块或第二驱动模块在所述阵列基板上所对应栅线的最大排列序数。具体地，所述第一驱动输入布线在垂直于栅线的方向靠近第一驱动模块布置；所述第二驱动输入布线包括在垂直于栅线的方向布置的第一段和相对所述第一段反转弯折连接的第二段，所述第二段靠近第二驱动模块布置。根据本专利技术还一实施例的移位寄存器电路，其中，所述第一端位置对应所述第一驱动模块或第二驱动模块在所述阵列基板上所对应栅线的最大排列序数，所述第二端位置对应为所述第一驱动模块或第二驱动模块在所述阵列基板上所对应栅线的最小排列序数。具体地，所述第一驱动输入布线包括在垂直于栅线的方向布置的第一段和相对所述第一段反转弯折连接的第二段，所述第一驱动输入布线的第二段靠近第一驱动模块布置；所述第二驱动输入布线包括在垂直于栅线的方向布置的第一段和相对该第一段垂直弯折连接的第二段，所述第二驱动输入布线的所述第二段靠近第二驱动模块布置。在之前所述任一实施例的移位寄存器电路中，进一步，所述第一驱动输入布线和所述第二驱动输入布线从所述阵列基板的同一位置处分别接入所述第一时钟驱动信号和所述第二时钟驱动信号。在之前所述任一实施例的移位寄存器电路中，进一步，所述第一驱动输入布线和所述第二驱动输入布线具有相同的线宽和/或线厚。在之前所述任一实施例的移位寄存器电路中，进一步，每个驱动模块所包括的移位寄存器的个数相等。按照本专利技术的又一方面，提供一种阵列基板，其包括以上任一项所述及的移位寄存器电路。按照本专利技术的还一方面，提供一种显示装置，其包括以上所述阵列基板。本专利技术的技术效果是，通过对相邻的第一驱动模块和第二驱动模块分别布置时钟驱动信号接入方向相反的第一驱动输入布线和第二驱动输入布线，从而，任何相邻的两驱动模块在其交界处的RC延迟不会发生跳变或者跳变大大减小；使用该移位寄存器的显示装置在显示上不会产生Block问题，有利于降低Flicker（闪烁）、减小横纹Mura，因此，显示效果得到明显提升。附图说明从结合附图的以下详细说明中，将会使本专利技术的上述和其他目的及优点更加完整清楚，其中，相同或相似的要素采用相同的标号表示。图1是现有技术一实施例的移位寄存器电路的基本结构示意图。图2是图1所示实施例的移位寄存器电路中各个移位寄存器的驱动信号输入的电阻负载和电容负载的变化趋势示意图。图3是按照本专利技术第一实施例的移位寄存器电路的基本结构示意图。图4是图3所示第一实施例的移位寄存器电路的简化结构示意图。图5是图3所示实施例的移位寄存器电路中各个移位寄存器的驱动信号输入的电阻负载和电容负载的变化趋势本文档来自技高网...

【技术保护点】
1.一种移位寄存器电路，包括布置在阵列基板上的用于按垂直于栅线的方向进行分区驱动的两个或两个以上驱动模块，每个驱动模块包括多个移位寄存器，其特征在于，对于在垂直于栅线的方向上相邻的任意两个所述驱动模块分别定义为第一驱动模块和第二驱动模块；其中，所述第一驱动模块的第一驱动输入布线被设置为从所述第一驱动模块的第一端位置的移位寄存器向所述第一驱动模块的第二端位置的移位寄存器依次接入第一时钟驱动信号，所述第二驱动模块的第二驱动输入布线被设置为从所述第二驱动模块的第二端位置的移位寄存器向所述第二驱动模块的第一端位置的移位寄存器依次接入第二时钟驱动信号；其中，在每个所述驱动模块中，所述第二端位置是在所述垂直于栅线的方向上与所述第一端位置相对的。

【技术特征摘要】
1.一种移位寄存器电路，包括布置在阵列基板上的用于按垂直于栅线的方向进行分区驱动的两个或两个以上驱动模块，每个驱动模块包括多个移位寄存器，其特征在于，对于在垂直于栅线的方向上相邻的任意两个所述驱动模块分别定义为第一驱动模块和第二驱动模块；其中，所述第一驱动模块的第一驱动输入布线被设置为从所述第一驱动模块的第一端位置的移位寄存器向所述第一驱动模块的第二端位置的移位寄存器依次接入第一时钟驱动信号，所述第二驱动模块的第二驱动输入布线被设置为从所述第二驱动模块的第二端位置的移位寄存器向所述第二驱动模块的第一端位置的移位寄存器依次接入第二时钟驱动信号；其中，在每个所述驱动模块中，所述第二端位置是在所述垂直于栅线的方向上与所述第一端位置相对的。2.如权利要求1所述的移位寄存器电路，其特征在于，对应所述第一驱动输入布线设置第一输入补偿电阻，对应所述第二驱动输入布线设置第二输入补偿电阻，其中，所述第一驱动输入布线的电阻与所述第一输入补偿电阻之和等于所述第二驱动输入布线的电阻与所述第二输入补偿电阻之和。3.如权利要求2所述的移位寄存器电路，其特征在于，所述第一输入补偿电阻和/或所述第二输入补偿电阻被设置在所述阵列基板上和/或阵列基板外。4.如权利要求1所述的移位寄存器电路，其特征在于，所述第一端位置对应所述第一驱动模块或第二驱动模块在所述阵列基板上所对应栅线的最小排列序数，所述第二端位置对应为所述第一驱动模块或第二驱动模块在所述阵列基板上所对应栅线的最大排列序数。5.如权利要求4所述的移位寄存器电路，...

【专利技术属性】
技术研发人员：商广良，韩承佑，郑皓亮，姚星，韩明夫，崔贤植，林允植，黄应龙，田正牧，董学，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11