一种栅极驱动电路及其修复方法技术

本发明专利技术公开了一种栅极驱动电路及其修复方法，该栅极驱动电路将现有电路结构内某些具有重要功能或沟道宽度过大的薄膜晶体管替换为两个或两个以上独立的单元，并在版图上预留各个独立单元中栅极、源极和漏极可实现激光切割或连接的空间，当一个或一个以上独立单元出现损伤或损坏时，将损伤或损坏的单元切割孤立，让完好的单元继续工作，实现薄膜晶体管级别的可修复性；在实现可修复的同时，面积较小的薄膜晶体管可以降低工艺流程中出现损伤或损坏的概率；本发明专利技术不需要在栅极驱动电路区域内放置额外的候补移位寄存器和修复线；且修复过程一般仅需激光切断和连接操作，修复简单，适合规模化操作。

A gate drive circuit and its repair method

The invention discloses a gate driving circuit and its repair method. The gate driving circuit replaces some thin film transistors with important functions or excessive channel widths in the existing circuit structure with two or more independent units, and reserves the gate, source and drain in each independent unit in the layout to realize excitation. When one or more independent units are damaged or damaged in the space of optical cutting or connection, the damaged or damaged units are cut in isolation so that the intact units can continue to work and achieve the repairability of thin film transistor level; while repairable, the smaller thin film transistor area can reduce the process flow. The invention does not need to place additional alternate shift registers and repair wires in the area of gate driving circuit, and the repair process generally requires only laser cutting and connection operation, which is simple to repair and suitable for large-scale operation.

【技术实现步骤摘要】
一种栅极驱动电路及其修复方法
本专利技术涉及显示
，尤其涉及一种栅极驱动电路及其修复方法。
技术介绍
在薄膜晶体管(TFT,ThinFilmTransisitor)显示装置中，栅极驱动电路(GDM,GateDriverMonolithic)技术具有降低制造成本、减少模组绑定(bonding)时间、可实现窄边框等优点。但需要同时注意到的是栅极驱动电路是由若干个移位寄存器(shiftregister)组成(一般有几百到几千)，而一个移位寄存器包含若干个薄膜晶体管(一般包含几个到几十个)。所以栅极驱动电路一般是由成千上万个薄膜晶体管构成，如果其中某一颗薄膜晶体管出现损伤或损坏，很可能会造成面板不良，从而影响面板的良率，所以实现栅极驱动电路的可修复性是显示行业从业人员面临的一个课题。现有的修复方法较少，并且只存在移位寄存器级别的修复，即将含有损伤或损坏薄膜晶体管的移位寄存器切断掉，用其他级的或者候补的移位寄存器代替工作。这种修复办法需要在栅极驱动电路内放置额外的修复线，修复时也较为复杂，不利于工厂生产时规模化的修复，具体可参考专利：CN201510739886和CN201610051710。此外，栅极驱动电路中一些重要的薄膜晶体管往往沟道宽度过大，一方面在工艺流程中，薄膜晶体管面积过大会导致出现损伤或损坏的概率加大；另外一个方面，如果电路内起到某一作用的只有一颗薄膜晶体管，出现损伤一般也无法实现薄膜晶体管级别的修复。
技术实现思路
为解决上述技术问题，本专利技术提供一种栅极驱动电路及其修复方法，将栅极驱动电路内某些具有重要功能或沟道宽度过大的薄膜晶体管替换为两个或两个以上独立的单元，当一个或一个以上独立单元出现损伤或损坏时，将损伤或损坏的单元切割孤立，让完好的单元继续工作，实现薄膜晶体管级别的可修复性。本专利技术提供的技术方案如下：本专利技术公开了一种栅极驱动电路，包括多个模块，其中至少一个模块包括第一子薄膜晶体管和第二子薄膜晶体管，所述第一子薄膜晶体管的控制端连接所述第二子薄膜晶体管的控制端，所述第一子薄膜晶体管的第一通路端连接所述第二子薄膜晶体管的第一通路端，所述第一子薄膜晶体管的第二通路端连接所述第二子薄膜晶体管的第二通路端。优选地，本专利技术的栅极驱动电路还包括第一子电容和第二子电容，所述第一子薄膜晶体管的第一通路端连接所述第一子电容的第一极板，所述第二子薄膜晶体管的第一通路端连接所述第二子电容的第一极板。本专利技术公开了一种栅极驱动电路，包括N(N>2)级移位寄存器，第n(1≤n≤N，且n、N为整数)级移位寄存器包括上拉控制模块、上拉模块、下拉模块以及下拉维持模块；上拉控制模块、上拉模块、下拉模块和下拉维持模块相连接于上拉控制节点，下拉模块和下拉维持模块输入恒压低电平，上拉模块和下拉维持模块相连接于第n级扫描信号线，第n级扫描信号线输出第n级栅极扫描信号；所述上拉模块包括时钟信号输入端子、第一上拉控制节点端子、栅极扫描信号输出端子、双栅连接端子、第一薄膜晶体管、第二薄膜晶体管、第一电容以及第二电容；所述时钟信号输入端子输入第一时钟信号，所述第一上拉控制节点端子连接上拉控制节点，所述栅极扫描信号输出端子输出第n级栅极扫描信号；第一薄膜晶体管的控制端和第二薄膜晶体管的控制端均与第一上拉控制节点端子电性连接，第一薄膜晶体管的控制端和第二薄膜晶体管的控制端通过双栅连接端子电性连接，第一薄膜晶体的控制端与第一电容的第一极板电性连接，第二薄膜晶体管的控制端与第二电容的第一极板电性连接；第一薄膜晶体管的第一通路端和第二薄膜晶体管的第一通路端均与时钟信号输入端子电性连接；第一薄膜晶体管的第二通路端和第二薄膜晶体管的第二通路端均与栅极扫描信号输出端子电性连接，第一薄膜晶体管的第二通路端与第一电容的第二极板电性连接，第二薄膜晶体管的第二通路端与第二电容的第二极板电性连接。优选地，所述第一薄膜晶体管的控制端、第二薄膜晶体管的控制端、第一上拉控制节点端子、双栅连接端子、第一电容的第一极板和第二极板的第一极板均由栅极金属层在同一层经刻蚀形成；所述时钟信号输入端子、第一薄膜晶体管的第一通路端、第一薄膜晶体管的第二通路端、第二薄膜晶体管的第一通路端、第二薄膜晶体管的第二通路端、第一电容的第二极板、第二电容的第二极板以及栅极扫描信号输出端子均由源漏极金属层在同一层经刻蚀形成。优选地，所述上拉模块设有第一切断点、第二切断点、第三切断点、第四切断点、第五切断点、第六切断点以及第七切断点；所述第一切断点位于第一薄膜晶体管的控制端和第二上拉控制节点端子之间；所述第二切断点位于第二薄膜晶体管的控制端和第二上拉控制节点端子之间；所述第三切断点位于第一薄膜晶体管的第一通路端和时钟信号输入端子之间；所述第四切断点位于第二薄膜晶体管的第一通路端和时钟信号输入端子之间；所述第五切断点位于第一薄膜晶体管的第二通路端和栅极扫描信号输出端子之间；所述第六切断点位于第二薄膜晶体管的第二通路端和栅极扫描信号输出端子之间；所述第七切断点位于第一薄膜晶体管的控制端和第二薄膜晶体管的控制端之间。本专利技术公开了一种栅极驱动电路的修复方法，应用于如上述的栅极驱动电路，包括步骤：第一步：检测第n级栅极驱动电路的损伤或损坏区域；第二步：若损伤或损坏区域位于第一薄膜晶体管，则切断第一薄膜晶体管的控制端和第一上拉控制节点端子的连接处，切断双栅连接端子使第一薄膜晶体管的控制端与第二薄膜晶体管的控制端之间断开，切断第一薄膜晶体管的第一通路端和时钟信号输入端子的连接处，并切断第一薄膜晶体管的第二通路端和栅极扫描信号输出端子的连接处；若损伤或损坏区域位于第二薄膜晶体管，则切断第二薄膜晶体管的控制端和第一上拉控制节点端子的连接处，切断双栅连接端子使第一薄膜晶体管的控制端与第二薄膜晶体管的控制端之间断开，切断第二薄膜晶体管的第一通路端和时钟信号输入端子的连接处，并切断第二薄膜晶体管的第二通路端和栅极扫描信号输出端子的连接处。本专利技术还公开了一种栅极驱动电路，包括N(N>2)级移位寄存器，第n(1≤n≤N，且n、N为整数)级移位寄存器包括上拉控制模块、上拉模块、下拉模块以及下拉维持模块；上拉控制模块、上拉模块、下拉模块和下拉维持模块相连接于上拉控制节点，下拉模块和下拉维持模块输入恒压低电平，上拉模块和下拉维持模块相连接于第n级扫描信号线，第n级扫描信号线输出第n级栅极扫描信号；其特征在于：所述上拉控制模块包括上拉控制信号输入端子、第二上拉控制节点端子、第一金属线连接端子、第二金属线连接端子、第三薄膜晶体管和第四薄膜晶体管，所述上拉控制信号输入端子输入第n级上拉控制信号，所述第二上拉控制节点端子与所述上拉控制节点电性连接；第三薄膜晶体管的控制端和第四薄膜晶体管的控制端均与上拉控制信号输入端子电性连接；第三薄膜晶体管的第一通路端通过第一接触孔与第三薄膜晶体管的控制端电性连接，第四薄膜晶体管的第一通路端通过第二接触孔与第四薄膜晶体管的控制端电性连接；第三薄膜晶体管的第二通路端通过第三接触孔与第一金属连接线端子电性连接，且与第二上拉控制节点端子电性连接；第四薄膜晶体管的第二通路端通过第四接触孔与第二金属连接线端子电性连接，且与第二上拉控制节点端子电性连接。优选地，所述第三薄膜晶体管的本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，包括多个模块，其特征在于：至少一个模块包括第一子薄膜晶体管和第二子薄膜晶体管，所述第一子薄膜晶体管的控制端连接所述第二子薄膜晶体管的控制端，所述第一子薄膜晶体管的第一通路端连接所述第二子薄膜晶体管的第一通路端，所述第一子薄膜晶体管的第二通路端连接所述第二子薄膜晶体管的第二通路端。

【技术特征摘要】
1.一种栅极驱动电路，包括多个模块，其特征在于：至少一个模块包括第一子薄膜晶体管和第二子薄膜晶体管，所述第一子薄膜晶体管的控制端连接所述第二子薄膜晶体管的控制端，所述第一子薄膜晶体管的第一通路端连接所述第二子薄膜晶体管的第一通路端，所述第一子薄膜晶体管的第二通路端连接所述第二子薄膜晶体管的第二通路端。2.根据权利要求1所述的栅极驱动电路，其特征在于：还包括第一子电容和第二子电容，所述第一子薄膜晶体管的第一通路端连接所述第一子电容的第一极板，所述第二子薄膜晶体管的第一通路端连接所述第二子电容的第一极板。3.一种栅极驱动电路，包括N(N>2)级移位寄存器，第n(1≤n≤N，且n、N为整数)级移位寄存器包括上拉控制模块、上拉模块、下拉模块以及下拉维持模块；上拉控制模块、上拉模块、下拉模块和下拉维持模块相连接于上拉控制节点，下拉模块和下拉维持模块输入恒压低电平，上拉模块和下拉维持模块相连接于第n级扫描信号线，第n级扫描信号线输出第n级栅极扫描信号；其特征在于：所述上拉模块包括时钟信号输入端子、第一上拉控制节点端子、栅极扫描信号输出端子、双栅连接端子、第一薄膜晶体管、第二薄膜晶体管、第一电容以及第二电容；所述时钟信号输入端子输入第一时钟信号，所述第一上拉控制节点端子连接上拉控制节点，所述栅极扫描信号输出端子输出第n级栅极扫描信号；第一薄膜晶体管的控制端和第二薄膜晶体管的控制端均与第一上拉控制节点端子电性连接，第一薄膜晶体管的控制端和第二薄膜晶体管的控制端通过双栅连接端子电性连接，第一薄膜晶体的控制端与第一电容的第一极板电性连接，第二薄膜晶体管的控制端与第二电容的第一极板电性连接；第一薄膜晶体管的第一通路端和第二薄膜晶体管的第一通路端均与时钟信号输入端子电性连接；第一薄膜晶体管的第二通路端和第二薄膜晶体管的第二通路端均与栅极扫描信号输出端子电性连接，第一薄膜晶体管的第二通路端与第一电容的第二极板电性连接，第二薄膜晶体管的第二通路端与第二电容的第二极板电性连接。4.根据权利要求3所述的栅极驱动电路，其特征在于：所述第一薄膜晶体管的控制端、第二薄膜晶体管的控制端、第一上拉控制节点端子、双栅连接端子、第一电容的第一极板和第二极板的第一极板均由栅极金属层在同一层经刻蚀形成；所述时钟信号输入端子、第一薄膜晶体管的第一通路端、第一薄膜晶体管的第二通路端、第二薄膜晶体管的第一通路端、第二薄膜晶体管的第二通路端、第一电容的第二极板、第二电容的第二极板以及栅极扫描信号输出端子均由源漏极金属层在同一层经刻蚀形成。5.根据权利要求3所述的栅极驱动电路，其特征在于：所述上拉模块设有第一切断点、第二切断点、第三切断点、第四切断点、第五切断点、第六切断点以及第七切断点；所述第一切断点位于第一薄膜晶体管的控制端和第二上拉控制节点端子之间；所述第二切断点位于第二薄膜晶体管的控制端和第二上拉控制节点端子之间；所述第三切断点位于第一薄膜晶体管的第一通路端和时钟信号输入端子之间；所述第四切断点位于第二薄膜晶体管的第一通路端和时钟信号输入端子之间；所述第五切断点位于第一薄膜晶体管的第二通路端和栅极扫描信号输出端子之间；所述第六切断点位于第二薄膜晶体管的第二通路端和栅极扫描信号输出端子之间；所述第七切断点位于第一薄膜晶体管的控制端和第二薄膜晶体管的控制端之间。6.一种栅极驱动电路的修复方法，应用于如权利要求3所述的栅极驱动电路，其特征在于，包括步骤：第一步：检测第n级栅极驱动电路的损伤或损坏区域；第二步：若损伤或损坏区域位于第一薄膜晶体管，则切断第一薄膜晶体管的控制端和第一上拉控制节点端子的连接处，切断双栅连接端子使...

【专利技术属性】
技术研发人员：陈旭，戴超，王志军，
申请(专利权)人：南京中电熊猫平板显示科技有限公司，南京中电熊猫液晶显示科技有限公司，南京华东电子信息科技股份有限公司，
类型：发明
国别省市：江苏,32