移位寄存器及其驱动方法、栅极驱动电路技术

本发明专利技术公开了一种移位寄存器及其驱动方法、栅极驱动电路，包括：第一输入电路、第二输入电路、第一信号提供电路、第二信号提供电路和输出控制电路；其中第一信号提供电路用于在进行正向扫描时将第二时钟信号输入端所提供的第二时钟信号输入至第一输入电路，以及在进行反向扫描时将第一时钟信号输入端所提供的第一时钟信号输入至第一输入电路；第二信号提供电路用于在进行正向扫描时将第一时钟信号输入端所提供的第一时钟信号输入至第二输入电路，以及在进行反向扫描时将第二时钟信号输入端所提供的第二时钟信号输入至第二输入电路；本发明专利技术的技术方案可有效避免第一输入电路和第二输入电路中的晶体管的阈值电压发生偏移。

Shift register and driving method and grid driving circuit thereof

The invention discloses a shift register and its driving method, a gate driving circuit, comprising a first input circuit, a second input circuit, a first signal providing circuit, a second signal providing circuit and an output control circuit, in which the first signal providing circuit is used for inputting a second clock signal into a forward scan. The provided second clock signal is input to the first input circuit, and the first clock signal provided by the input end of the first clock signal is input to the first input circuit when reverse scanning is performed; the second signal providing circuit is used to transmit the first clock signal provided by the input end of the first clock signal when forward scanning is performed. Entering the second input circuit and inputting the second clock signal provided by the input end of the second clock signal into the second input circuit during reverse scanning, the technical scheme of the present invention can effectively avoid the threshold voltage offset of the transistors in the first input circuit and the second input circuit.

【技术实现步骤摘要】
移位寄存器及其驱动方法、栅极驱动电路
本专利技术涉及显示
，特别涉及一种移位寄存器及其驱动方法、栅极驱动电路。
技术介绍
阵列基板行驱动(GateDriveronArray，简称GOA)技术，通过将薄膜晶体管集成于阵列基板的周边区域，以替代栅极驱动IC的部分，从而可有效减小周边区域的尺寸，有利于窄边框实现。随着GOA技术发展，对GOA电路的要求也越来越高，其中GOA电路能够进行双向扫描(正向扫描和反向扫描)已经成为普遍要求。图1是现有技术中能够支持双向扫描的移位寄存器的电路结构示意图，如图1所示，包括：第一输入电路1、第二输入电路2和输出控制电路3，其中第一输入电路1与正扫控制信号输入端FW和第一控制信号输入端Input1连接，第二输入电路2与反扫控制信号输入端BW和第二控制信号输入端Input连接。以第一输入电路1和第二输入电路2中的晶体管T1/T2均为N型晶体管为例。在进行正向扫描时，正扫控制信号输入端FW提供持续处于高电平状态的信号，反扫控制信号输入端BW提供持续处于低电平状态的信号；此时，第二输入电路2中的晶体管T2的源极始终处于负向压力状态，从而导致晶体管T2的阈值电压向左偏移(阈值电压减小)。在进行反向扫描时，正扫控制信号输入端FW提供持续处于低电平状态的信号，反扫控制信号输入端BW提供持续处于高电平状态的信号，此时，第一输入电路1中的晶体管T1的源极始终处于负向压力状态，从而导致晶体管T1的阈值电压向左偏移。当晶体管T1/T2的阈值电压向左偏移较大时(例如，阈值电压变为负值)，会导致晶体管T1/T2在低电平控制信号作用下出现误导通，从而导致移位寄存器出现工作异常。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一，提出了一种移位寄存器及其驱动方法、栅极驱动电路。为实现上述目的，本专利技术提供了一种移位寄存器，包括：第一输入电路、第二输入电路、第一信号提供电路、第二信号提供电路和输出控制电路；其中，所述第一输入电路、所述第二输入电路和所述输出控制电路连接于上拉节点；所述第一信号提供电路，与第一时钟信号输入端、第二时钟信号输入端、所述第一输入电路连接，用于在进行正向扫描时将所述第二时钟信号输入端所提供的第二时钟信号输入至所述第一输入电路，以及在进行反向扫描时将所述第一时钟信号输入端所提供的第一时钟信号输入至所述第一输入电路；所述第二信号提供电路，与所述第一时钟信号输入端、所述第二时钟信号输入端、所述第二输入电路连接，用于在进行正向扫描时将所述第一时钟信号输入端所提供的第一时钟信号输入至所述第二输入电路，以及在进行反向扫描时将所述第二时钟信号输入端所提供的第二时钟信号输入至所述第二输入电路；所述第一输入电路，与第一控制信号输入端连接，用于在所述第一控制信号输入端所提供的第一控制信号的控制下，将所述第一信号提供电路所提供的时钟信号输入至所述上拉节点；所述第二输入电路，与第二控制信号输入端连接，用于在所述第二控制信号输入端所提供的第二控制信号的控制下，将所述第二信号提供电路所提供的时钟信号输入至所述上拉节点；所述输出控制电路，与所述第一时钟信号输入端、第一电源端、信号输出端连接，响应于所述上拉节点的电压的控制，用于在所述上拉节点的电压处于有效电平状态时将所述第一时钟信号输入端所提供的第一时钟信号输入至所述信号输出端，以及在所述上拉节点的电压处于非有效电平状态时将所述第一电源端提供的第一工作电压输入至所述信号输出端。可选地，所述第一信号提供电路包括：第一晶体管和第二晶体管；所述第一晶体管的控制极与反扫控制信号输入端连接，所述第一晶体管的第一极与所述第一时钟信号输入端连接，所述第一晶体管的第二极与所述第一输入电路连接；所述第二晶体管的控制极与正扫控制信号输入端连接，所述第二晶体管的第一极与所述第二时钟信号输入端连接，所述第二晶体管的第二极与所述第一输入电路连接。可选地，所述第二信号提供电路包括：第三晶体管和第四晶体管；所述第三晶体管的控制极与正扫控制信号输入端连接，所述第三晶体管的第一极与所述第二输入电路连接，所述第三晶体管的第二极与所述第一时钟信号输入端连接；所述第四晶体管的控制极与反扫控制信号输入端连接，所述第四晶体管的第一极与所述第一输入电路连接，所述第四晶体管的第二极与所述第二时钟信号输入端连接。可选地，所述第一输入电路包括：第五晶体管；所述第五晶体管的控制极与所述第一控制信号输入端连接，所述第五晶体管的第一极与所述第一信号提供电路连接，所述第五晶体管的第二极与所述上拉节点连接；所述第二输入电路包括：第六晶体管；所述第六晶体管的控制极与所述第二控制信号输入端连接，所述第六晶体管的第一极与所述上拉节点连接，所述第五晶体管的第二极与所述第二信号提供电路连接。可选地，所述输出控制电路包括：上拉子电路、第一下拉控制子电路和第一下拉子电路，所述第一下拉控制子电路与所述第一下拉子电路连接于第一下拉节点；所述上拉子电路，与所述上拉节点和所述信号输出端连接，响应于所述上拉节点的电压的控制，用于在所述上拉节点的电压处于有效电平状态时将所述第一时钟信号输入端所提供的第一时钟信号输入至所述信号输出端；所述第一下拉控制子电路，与所述上拉节点、所述第一下拉节点、所述第一电源端、第二电源端连接，响应于所述上拉节点的电压的控制，用于在所述上拉节点的电压处于有效电平状态时将所述第一电源端提供的第一工作电压输入至所述第一下拉节点，以及在所述上拉节点的电压处于非有效电平状态时将所述第二电源端提供的第二工作电压输入至所述第一下拉节点；所述第一下拉子电路，与所述第一下拉节点、所述信号输出端、所述第一电源端连接，响应所述第一下拉节点的电压的控制，用于在所述第一下拉节点的电压处于有效电平状态时将所述第一电源端提供的第一工作电压输入至所述信号输出端。可选地，所述上拉子电路包括：第七晶体管和电容；所述第七晶体管的控制与所述上拉节点连接，所述第七晶体管的第一极与所述第一时钟信号输入端连接，所述第七晶体管的第二极与所述信号输出端连接；所述电容的第一端与所述上拉节点连接，所述电容的第二端与所述信号输出端连接；所述第一下拉控制子电路包括：第八晶体管、第九晶体管、第十晶体管和第十一晶体管；所述第八晶体管的控制极与所述第二电源端连接，所述第八晶体管的第一极与所述第二电源端连接，所述第八晶体管的第二极与所述第九晶体管的控制极和所述第十晶体管的第一极连接；所述第九晶体管的第一极与所述第二电源端连接，所述第九晶体管的第二极与所述第一下拉节点连接；所述第十晶体管的控制极与所述上拉节点连接，所述第十晶体管的第二极与所述第一电源端连接；所述第十一晶体管的控制极与所述上拉节点连接，所述第十一晶体管的第一极与所述第一下拉节点连接，所述第十一晶体管的第二极与所述第一电源端连接；所述第一下拉子电路包括：第十二晶体管；所述第十二晶体管的控制极与所述第一下拉节点连接，所述第十二晶体管的第一极与所述信号输出端连接，所述第十二晶体管的第二极与所述第一电源端连接。可选地，所述输出控制电路还包括：第二下拉子电路和第二下拉控制子电路，所述第二下拉子控制子电路与所述第二下拉子电路连接于第二下拉节点；所述第二下拉控制子电路，与所述上拉节点、所述第二下拉节点、所述第一电源本文档来自技高网...

【技术保护点】
1.一种移位寄存器，其特征在于，包括：第一输入电路、第二输入电路、第一信号提供电路、第二信号提供电路和输出控制电路；其中，所述第一输入电路、所述第二输入电路和所述输出控制电路连接于上拉节点；所述第一信号提供电路，与第一时钟信号输入端、第二时钟信号输入端、所述第一输入电路连接，用于在进行正向扫描时将所述第二时钟信号输入端所提供的第二时钟信号输入至所述第一输入电路，以及在进行反向扫描时将所述第一时钟信号输入端所提供的第一时钟信号输入至所述第一输入电路；所述第二信号提供电路，与所述第一时钟信号输入端、所述第二时钟信号输入端、所述第二输入电路连接，用于在进行正向扫描时将所述第一时钟信号输入端所提供的第一时钟信号输入至所述第二输入电路，以及在进行反向扫描时将所述第二时钟信号输入端所提供的第二时钟信号输入至所述第二输入电路；所述第一输入电路，与第一控制信号输入端连接，用于在所述第一控制信号输入端所提供的第一控制信号的控制下，将所述第一信号提供电路所提供的时钟信号输入至所述上拉节点；所述第二输入电路，与第二控制信号输入端连接，用于在所述第二控制信号输入端所提供的第二控制信号的控制下，将所述第二信号提供电路所提供的时钟信号输入至所述上拉节点；所述输出控制电路，与所述第一时钟信号输入端、第一电源端、信号输出端连接，响应于所述上拉节点的电压的控制，用于在所述上拉节点的电压处于有效电平状态时将所述第一时钟信号输入端所提供的第一时钟信号输入至所述信号输出端，以及在所述上拉节点的电压处于非有效电平状态时将所述第一电源端提供的第一工作电压输入至所述信号输出端。...

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：第一输入电路、第二输入电路、第一信号提供电路、第二信号提供电路和输出控制电路；其中，所述第一输入电路、所述第二输入电路和所述输出控制电路连接于上拉节点；所述第一信号提供电路，与第一时钟信号输入端、第二时钟信号输入端、所述第一输入电路连接，用于在进行正向扫描时将所述第二时钟信号输入端所提供的第二时钟信号输入至所述第一输入电路，以及在进行反向扫描时将所述第一时钟信号输入端所提供的第一时钟信号输入至所述第一输入电路；所述第二信号提供电路，与所述第一时钟信号输入端、所述第二时钟信号输入端、所述第二输入电路连接，用于在进行正向扫描时将所述第一时钟信号输入端所提供的第一时钟信号输入至所述第二输入电路，以及在进行反向扫描时将所述第二时钟信号输入端所提供的第二时钟信号输入至所述第二输入电路；所述第一输入电路，与第一控制信号输入端连接，用于在所述第一控制信号输入端所提供的第一控制信号的控制下，将所述第一信号提供电路所提供的时钟信号输入至所述上拉节点；所述第二输入电路，与第二控制信号输入端连接，用于在所述第二控制信号输入端所提供的第二控制信号的控制下，将所述第二信号提供电路所提供的时钟信号输入至所述上拉节点；所述输出控制电路，与所述第一时钟信号输入端、第一电源端、信号输出端连接，响应于所述上拉节点的电压的控制，用于在所述上拉节点的电压处于有效电平状态时将所述第一时钟信号输入端所提供的第一时钟信号输入至所述信号输出端，以及在所述上拉节点的电压处于非有效电平状态时将所述第一电源端提供的第一工作电压输入至所述信号输出端。2.根据权利要求1所述的移位寄存器，其特征在于，所述第一信号提供电路包括：第一晶体管和第二晶体管；所述第一晶体管的控制极与反扫控制信号输入端连接，所述第一晶体管的第一极与所述第一时钟信号输入端连接，所述第一晶体管的第二极与所述第一输入电路连接；所述第二晶体管的控制极与正扫控制信号输入端连接，所述第二晶体管的第一极与所述第二时钟信号输入端连接，所述第二晶体管的第二极与所述第一输入电路连接。3.根据权利要求1所述的移位寄存器，其特征在于，所述第二信号提供电路包括：第三晶体管和第四晶体管；所述第三晶体管的控制极与正扫控制信号输入端连接，所述第三晶体管的第一极与所述第二输入电路连接，所述第三晶体管的第二极与所述第一时钟信号输入端连接；所述第四晶体管的控制极与反扫控制信号输入端连接，所述第四晶体管的第一极与所述第一输入电路连接，所述第四晶体管的第二极与所述第二时钟信号输入端连接。4.根据权利要求1所述的移位寄存器，其特征在于，所述第一输入电路包括：第五晶体管；所述第五晶体管的控制极与所述第一控制信号输入端连接，所述第五晶体管的第一极与所述第一信号提供电路连接，所述第五晶体管的第二极与所述上拉节点连接；所述第二输入电路包括：第六晶体管；所述第六晶体管的控制极与所述第二控制信号输入端连接，所述第六晶体管的第一极与所述上拉节点连接，所述第五晶体管的第二极与所述第二信号提供电路连接。5.根据权利要求1所述的移位寄存器，其特征在于，所述输出控制电路包括：上拉子电路、第一下拉控制子电路和第一下拉子电路，所述第一下拉控制子电路与所述第一下拉子电路连接于第一下拉节点；所述上拉子电路，与所述上拉节点和所述信号输出端连接，响应于所述上拉节点的电压的控制，用于在所述上拉节点的电压处于有效电平状态时将所述第一时钟信号输入端所提供的第一时钟信号输入至所述信号输出端；所述第一下拉控制子电路，与所述上拉节点、所述第一下拉节点、所述第一电源端、第二电源端连接，响应于所述上拉节点的电压的控制，用于在所述上拉节点的电压处于有效电平状态时将所述第一电源端提供的第一工作电压输入至所述第一下拉节点，以及在所述上拉节点的电压处于非有效电平状态时将所述第二电源端提供的第二工作电压输入至所述第一下拉节点；所述第一下拉子电路，与所述第一下拉节点、所述信号输出端、所述第一电源端连接，响应所述第一下拉节点的电压的控制，用于在所述第一下拉节点的电压处于有效电平状态时将所述第一电源端提供的第一工作电压输入至所述信号输出端。6.根据权利要求5所述的移位寄存器，其特征在于，所述上拉子电路包括：第七晶体管和电容；所述第七晶体管的控制与所述上拉节点连接，所述第七晶体管的第一极与所述第一时钟信号输入端连接，所述第七晶体管的第二极与所述信号输出端连接；所述电容的第一端与所述上拉节点连接，所述电容的第二端与所述信号输出端连接；所述第一下拉控制子电路包括：第八晶体管、第九晶体管、第十晶体管和第十一晶体管；所述第八晶体管的控制极与所述第二电源端连接，所述第八晶体管的第一极与所述第二电源端连接，所述第八晶体管的第二极与所述第九晶体管的控制极和所述第十晶体管的第一极连接；所述第九晶体管的第一极与所述第二电源端连接，所述第九晶体管的第二极与所述第一下拉节点连接；所述第十晶体管的控制极与所述上拉节点连接，所述第十晶体管的第二极与所述第一电源端连接；所述第十一晶体管的控制极与所述上拉节点连接，所述第十一晶体管的第一极与所述第一下拉节点连接，所述第十一晶体管的第二极与所述第一电源端连接；所述第一下拉子电路包括：第十二晶...

【专利技术属性】
技术研发人员：杜瑞芳，马小叶，钱海蛟，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11