一种超结功率DMOS器件制造技术

本发明专利技术提供一种超结功率DMOS器件，包括有源区、过渡区和终端区，有源区由若干个重复元胞构成，每个元胞包括：第一导电类型半导体轻掺杂外延层、第二导电类型半导体柱、第二导电类型半导体体区、第一导电类型半导体源区、第二导电类型半导体接触区、有源区第一导电类型半导体轻掺杂外延层；终端区包括：终端区第一导电类型半导体轻掺杂外延层、终端区第二导电类型半导体柱；过渡区包括过渡区第一导电类型半导体轻掺杂外延层、过渡区第二导电类型半导体柱，本发明专利技术使得在体二极管正向导通时注入该区域的非平衡载流子减少，在体二极管反向恢复时加速了该区域的少子复合，因此集中在过渡区的电流密度降低，防止了该处的过热烧毁，达到提高器件可靠性的效果。

A super junction power DMOS device

The invention provides a superjunction power DMOS device, which comprises an active region, a transition region and a terminal region. The active region consists of several repetitive cells, each cell includes a first conductive type semiconductor light doped epitaxy layer, a second conductive type semiconductor column, a second conductive type semiconductor body region, and a first conductive type semiconductor source. The first conductive type semiconductor light-doped epitaxy layer in the terminal region includes the first conductive type semiconductor light-doped epitaxy layer in the terminal region, the second conductive type semiconductor column in the terminal region, and the transition region includes the first conductive type semiconductor light-doped epitaxy layer in the transition region, and the transition region includes the first conductive type semiconductor light-doped epitaxy layer in the transition region. The second conductive type semiconductor column in the region reduces the unbalanced carriers injected into the region during the forward conduction of the bulk diode, accelerates the minority carrier recombination in the region during the reverse recovery of the bulk diode, reduces the current density concentrated in the transition region, prevents the overheating burnout at the region, and improves the reliability of the device. The effect of sex.

【技术实现步骤摘要】
一种超结功率DMOS器件
本专利技术属于功率半导体器件领域技术，具体涉及到一种超结(super-junction)功率DMOS器件。
技术介绍
人类使用的电能75％以上是由功率半导体转换，功率DMOS器件是功率半导体的主力军，本专利技术研究的对象正是功率DMOS领域的后起之秀—超结器件。超结器件以第一导电类型和第二导电类型双导电结型耐压层替代常规单一导电类型的阻型耐压层，这是耐压层的一次质变。通过在耐压层引入等量异型电荷，使表面高场转向体内，使之成为“功率DMOS器件里程碑”。纵向超结功率DMOS凭借其较低的导通电阻在诸多领域都有很好的应用，但是在高频应用下，超结功率DMOS表现出了一些缺点。漂移区的柱状结构给超结功率DMOS的体二极管带来两个后果：一是结的面积大了许多，导致较大注入时IRM和Qrr升高；二是由于第一导电类型和第二导电类型结柱的快速耗尽带来了体二极管反向恢复过硬，易发生失效。研究表明，失效点往往集中于终端和元胞交界的过渡区，这是由于终端处没有电位导出，使得所有终端处的正向存储电荷都要汇入终端和元胞交界处，再通过电极引出，造成交界处的电流集中从而导致热击穿。
技术实现思路
本专利技术针对上述问题，提出一种超结功率DMOS器件结构。通过在超结器件的终端区域引入深能级复合中心，降低此处的载流子寿命，以缓解体二极管反向恢复过程中过渡区的电流集中问题，提高器件可靠性。为实现上述专利技术目的，本专利技术技术方案如下：一种超结功率DMOS器件，从器件中心处向边缘方向依次具有有源区、过渡区和终端区，有源区、过渡区和终端区共用金属化漏极1以及位于金属化漏极1上方的第一导电类型半导体衬底2；有源区由若干个相同的重复元胞构成，每个元胞包括：位于第一导电类型半导体衬底2之上的有源区第一导电类型半导体轻掺杂外延层30，有源区第一导电类型半导体轻掺杂外延层30中还具有有源区第二导电类型半导体柱40，所述有源区第二导电类型半导体柱40与有源区第一导电类型半导体轻掺杂外延层30满足电荷平衡，即有源区第一导电类型半导体轻掺杂外延层30的杂质总量等于有源区第二导电类型半导体柱40的杂质总量；所述有源区第二导电类型半导体柱40的顶部具有第二导电类型半导体体区50，第二导电类型半导体体区50的内部具有高掺杂的第一导电类型半导体源区60和高掺杂的第二导电类型半导体接触区70，所述第一导电类型半导体源区60和第二导电类型半导体接触区70均与金属化源极80直接接触；有源区第一导电类型半导体轻掺杂外延层30的上表面具有栅氧化层90，栅氧化层90之上覆盖了多晶硅栅电极100；所述栅氧化层90和多晶硅栅电极100完全覆盖位于第二导电类型半导体体区50之间的有源区第一导电类型半导体轻掺杂外延层30，且部分覆盖第二导电类型半导体体区50和高掺杂的第一导电类型半导体源区60；所述多晶硅栅电极100与金属化源极80之间通过厚氧化层隔离；终端区包括：位于第一导电类型半导体衬底2之上的终端区第一导电类型半导体轻掺杂外延层31，终端区第一导电类型半导体轻掺杂外延层31中还具有一个或多个终端区第二导电类型半导体柱41，所述终端区第二导电类型半导体柱41未连接电位；所述终端区第一导电类型半导体轻掺杂外延层31和终端区第二导电类型半导体柱41的载流子寿命均低于所述有源区第一导电类型半导体轻掺杂外延层30和有源区第二导电类型半导体柱40的载流子寿命；过渡区位于有源区和终端区之间，包括：位于第一导电类型半导体衬底2之上的过渡区第一导电类型半导体轻掺杂外延层32，过渡区第一导电类型半导体轻掺杂外延层32中还具有一个或多个过渡区第二导电类型半导体柱42，过渡区第二导电类型半导体柱42的顶部具有第二导电类型半导体等位环420，所述第二导电类型半导体等位环420的顶部与金属421相连，所述金属421具有和金属化源极80相同的电位，作为优选方式，多晶硅栅电极100为槽栅结构。作为优选方式，所述过渡区第二导电类型半导体柱42的长度低于有源区第二导电类型半导体柱40的长度，所述终端区第二导电类型半导体柱41的长度低于过渡区第二导电类型半导体柱42的长度。作为优选方式，过渡区第一导电类型半导体轻掺杂外延层32和过渡区第二导电类型半导体柱42的载流子寿命均低于所述有源区第一导电类型半导体轻掺杂外延层30和有源区第二导电类型半导体柱40的载流子寿命。作为优选方式，所述终端区第一导电类型半导体轻掺杂外延层31和终端区第二导电类型半导体柱41掺有金、铂深能级复合中心。本专利技术的工作原理及有益效果为：常规的超结功率DMOS在应用在高频情况下，由于其较差的反向恢复特性使得其可靠性不如常规DMOS高。测试及仿真条件下表明，热击穿点经常发生在终端与元胞交界的过渡区，这是由于终端处没有金属源极接触，使得在反向恢复过程中，所有终端区域的存储电荷都要集中于过渡区流出，因此导致该交界处电流大小大于体内元胞，也因此导致了该交界处更易发生击穿，从而降低器件可靠性。本专利技术提供的一种超结功率DMOS器件，由于终端区第一导电类型半导体轻掺杂外延层31和终端区第二导电类型半导体柱41的载流子寿命低于所述有源区第一导电类型半导体轻掺杂外延层30和有源区第二导电类型半导体柱40的载流子寿命，使得在体二极管正向导通时注入该区域的非平衡载流子减少，同时在体二极管反向恢复时加速了该区域的少子复合，因此集中在过渡区的电流密度降低，防止了该处的过热烧毁，达到提高器件可靠性的效果。附图说明图1是本专利技术实施例1提供的一种超结功率DMOS的剖面结构示意图图2是本专利技术实施例2提供的一种槽栅结构的超结功率DMOS的剖面结构示意图图3是本专利技术实施例3提供的具有不同长度第二导电类型半导体柱的槽栅超结功率DMOS的剖面结构示意图1为金属化漏极，2为第一导电类型半导体衬底，30为有源区第一导电类型半导体轻掺杂外延层，31为终端区第一导电类型半导体轻掺杂外延层，32为过渡区第一导电类型半导体轻掺杂外延层，40为有源区第二导电类型半导体柱，41为终端区第二导电类型半导体柱，42为过渡区第二导电类型半导体柱，420为第二导电类型半导体等位环，421为金属，50为第二导电类型半导体体区，60为第一导电类型半导体源区，70为第二导电类型半导体接触区，80为金属化源极，90为栅氧化层，100为多晶硅栅电极。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。实施例1一种超结功率DMOS器件，如图1所示，从器件中心处向边缘方向依次具有有源区、过渡区和终端区，有源区、过渡区和终端区共用金属化漏极1以及位于金属化漏极1上方的第一导电类型半导体衬底2；有源区由若干个相同的重复元胞构成，每个元胞包括：位于第一导电类型半导体衬底2之上的有源区第一导电类型半导体轻掺杂外延层30，有源区第一导电类型半导体轻掺杂外延层30中还具有有源区第二导电类型半导体柱40，所述有源区第二导电类型半导体柱40与有源区第一导电类型半导体轻掺杂外延层30满足电荷平衡，即有源区第一导电类本文档来自技高网...

【技术保护点】
1.一种超结功率DMOS器件，其特征在于：从器件中心处向边缘方向依次具有有源区、过渡区和终端区，有源区、过渡区和终端区共用金属化漏极(1)以及位于金属化漏极(1)上方的第一导电类型半导体衬底(2)；有源区由若干个相同的重复元胞构成，每个元胞包括：位于第一导电类型半导体衬底(2)之上的有源区第一导电类型半导体轻掺杂外延层(30)，有源区第一导电类型半导体轻掺杂外延层(30)中还具有有源区第二导电类型半导体柱(40)，所述有源区第二导电类型半导体柱(40)与有源区第一导电类型半导体轻掺杂外延层(30)满足电荷平衡，即有源区第一导电类型半导体轻掺杂外延层(30)的杂质总量等于有源区第二导电类型半导体柱(40)的杂质总量；所述有源区第二导电类型半导体柱(40)的顶部具有第二导电类型半导体体区(50)，第二导电类型半导体体区(50)的内部具有高掺杂的第一导电类型半导体源区(60)和高掺杂的第二导电类型半导体接触区(70)，所述第一导电类型半导体源区(60)和第二导电类型半导体接触区(70)均与金属化源极(80)直接接触；有源区第一导电类型半导体轻掺杂外延层(30)的上表面具有栅氧化层(90)，栅氧化层(90)之上覆盖了多晶硅栅电极(100)；所述栅氧化层(90)和多晶硅栅电极(100)完全覆盖位于第二导电类型半导体体区(50)之间的有源区第一导电类型半导体轻掺杂外延层(30)，且部分覆盖第二导电类型半导体体区(50)和高掺杂的第一导电类型半导体源区(60)；所述多晶硅栅电极(100)与金属化源极(80)之间通过厚氧化层隔离；终端区包括：位于第一导电类型半导体衬底(2)之上的终端区第一导电类型半导体轻掺杂外延层(31)，终端区第一导电类型半导体轻掺杂外延层(31)中还具有一个或多个终端区第二导电类型半导体柱(41)，所述终端区第二导电类型半导体柱(41)未连接电位；所述终端区第一导电类型半导体轻掺杂外延层(31)和终端区第二导电类型半导体柱(41)的载流子寿命均低于所述元胞区第一导电类型半导体轻掺杂外延层(30)和元胞区第二导电类型半导体柱(40)的载流子寿命；过渡区位于有源区和终端区之间，包括：位于第一导电类型半导体衬底(2)之上的过渡区第一导电类型半导体轻掺杂外延层(32)，过渡区第一导电类型半导体轻掺杂外延层(32)中还具有一个或多个过渡区第二导电类型半导体柱(42)，过渡区第二导电类型半导体柱(42)的顶部具有第二导电类型半导体等位环(420)，所述第二导电类型半导体等位环(420)的顶部与金属(421)相连，所述金属(421)具有和金属化源极(80)相同的电位。...

【技术特征摘要】
1.一种超结功率DMOS器件，其特征在于：从器件中心处向边缘方向依次具有有源区、过渡区和终端区，有源区、过渡区和终端区共用金属化漏极(1)以及位于金属化漏极(1)上方的第一导电类型半导体衬底(2)；有源区由若干个相同的重复元胞构成，每个元胞包括：位于第一导电类型半导体衬底(2)之上的有源区第一导电类型半导体轻掺杂外延层(30)，有源区第一导电类型半导体轻掺杂外延层(30)中还具有有源区第二导电类型半导体柱(40)，所述有源区第二导电类型半导体柱(40)与有源区第一导电类型半导体轻掺杂外延层(30)满足电荷平衡，即有源区第一导电类型半导体轻掺杂外延层(30)的杂质总量等于有源区第二导电类型半导体柱(40)的杂质总量；所述有源区第二导电类型半导体柱(40)的顶部具有第二导电类型半导体体区(50)，第二导电类型半导体体区(50)的内部具有高掺杂的第一导电类型半导体源区(60)和高掺杂的第二导电类型半导体接触区(70)，所述第一导电类型半导体源区(60)和第二导电类型半导体接触区(70)均与金属化源极(80)直接接触；有源区第一导电类型半导体轻掺杂外延层(30)的上表面具有栅氧化层(90)，栅氧化层(90)之上覆盖了多晶硅栅电极(100)；所述栅氧化层(90)和多晶硅栅电极(100)完全覆盖位于第二导电类型半导体体区(50)之间的有源区第一导电类型半导体轻掺杂外延层(30)，且部分覆盖第二导电类型半导体体区(50)和高掺杂的第一导电类型半导体源区(60)；所述多晶硅栅电极(100)与金属化源极(80)之间通过厚氧化层隔离；终端区包括：位于第一导电类型半导体衬底(2)之上的终端区第一...

【专利技术属性】
技术研发人员：任敏，宋炳炎，何文静，李泽宏，高巍，张金平，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51