半导体器件及其制造方法技术

本发明专利技术涉及半导体器件及其制造方法。为了改善半导体器件的性能，半导体器件包括在半导体基板上方的绝缘膜部。绝缘膜部包括包含硅和氧的绝缘膜、包含硅和氮的第一电荷存储膜、包含硅和氧的绝缘膜、包含硅和氮的第二电荷存储膜以及包含硅和氧的绝缘膜。第一电荷存储膜由两个电荷存储膜构成。

Semiconductor device and manufacturing method thereof

The invention relates to a semiconductor device and a manufacturing method thereof. In order to improve the performance of semiconductor devices, semiconductor devices include an insulating film above the semiconductor substrate. The insulating film includes an insulating film containing silicon and oxygen, a first charge storage film containing silicon and nitrogen, an insulating film containing silicon and oxygen, a second charge storage film containing silicon and nitrogen, and an insulating film containing silicon and oxygen. The first charge storage membrane consists of two charge storage films.

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉参考2017年4月19日提交的日本专利申请No.2017-082900的公开，包括说明书、附图和摘要，通过引用的方式将其全部并入本文。
本专利技术涉及一种半导体器件及其制造方法，并且具体地涉及一种应用于以混合方式包括非易失性存储器的半导体器件的有效技术及其制造方法。
技术介绍
日本未经审查的专利申请公开No.2016-72470公开了一种以混合方式包括非易失性存储器的半导体器件的制造方法。在该制造方法中，通过使用包含水的处理液体，在电荷存储部的厚度方向上的中间位置形成包含薄氧化膜的绝缘膜。
技术实现思路
本申请的专利技术人正在研究如何在以混合方式包括非易失性存储器的半导体器件中在电荷存储部的厚度方向上的中间位置形成包含薄氧化膜的绝缘膜，以及半导体器件的制造方法。希望改善半导体器件中的半导体器件的性能和上述制造方法。从本说明书和附图的描述中，其他目标和新的特征将变得明显。根据一实施例的半导体器件包括形成在半导体基板上方的绝缘膜部。该绝缘膜部包括包含硅和氧的第一绝缘膜、形成在第一绝缘膜上方并且包含硅和氮的第二绝缘膜、形成在第二绝缘膜上方并且包含硅和氧的第三绝缘膜、形成在第三绝缘膜上方并且包含硅和氮的第四绝缘膜，以及形成在第四绝缘膜上方并且包含硅和氧的第五绝缘膜。第二绝缘膜包括下层绝缘膜和上层绝缘膜。根据实施例，能够改善半导体器件的性能。附图说明图1是根据本实施例的半导体器件的主要部分的横截面图。图2是根据本实施例的半导体器件的主要部分的横截面图。图3图示图示了非易失性存储器的存储器阵列结构和操作条件的图示。图4是图示根据本实施例的半导体器件的制造过程的流程图。图5是图示根据本实施例的半导体器件的制造过程的部分的流程图。图6是在制造过程期间根据本实施例的半导体器件的主要部分的横截面图。图7是在图6所示的制造过程中半导体器件的主要部分的放大横截面图。图8是在图7之后的制造过程中半导体器件的主要部分的放大横截面图。图9是在图8之后的制造过程中半导体器件的主要部分的放大横截面图。图10是在图9之后的制造过程中半导体器件的主要部分的放大横截面图。图11是在图10之后的制造过程中半导体器件的主要部分的横截面图。图12是在图11所示的制造过程中半导体器件的主要部分的放大横截面图。图13是在图12之后的制造过程中半导体器件的主要部分的放大横截面图。图14是在图13之后的制造过程中半导体器件的主要部分的放大横截面图。图15是在图14之后的制造过程中半导体器件的主要部分的横截面图。图16是在图15之后的制造过程中半导体器件的主要部分的放大横截面图。图17是在图16之后的制造过程中半导体器件的主要部分的横截面图。图18是图17所示的制造过程中半导体器件的主要部分的放大横截面图。图19是在图18之后的制造过程中半导体器件的主要部分的横截面图。图20是在图19之后的制造过程中半导体器件的主要部分的横截面图。图21是在图20之后的制造过程中半导体器件的主要部分的横截面图。图22是根据第一研究示例的半导体器件的主要部分的横截面图。图23是示意性图示在第一研究示例的半导体器件的电荷存储部中电子陷阱位置的分布的横截面图。图24是图示在第一研究示例的半导体器件的写入状态下的能量分布的能带图。图25是根据第二研究示例的半导体器件的主要部分的横截面图。图26是示意性图示在第二研究示例的半导体器件的电荷存储部中电子陷阱位置的分布的横截面图。图27是图示在第二研究示例的半导体器件的写入状态下的能量分布的能带图。图28是根据本实施例的半导体器件的主要部分的横截面图。图29是示意性图示在根据本实施例的半导体器件的电荷存储部中电子陷阱位置的分布的横截面图。图30是图示在根据本实施例的半导体器件的写入状态下的能量分布的能带图。图31是图示在本实施例和第二研究示例的每个半导体器件中具有数据保持时间的阈值电压的变化的图形。图32是图示在根据本实施例的半导体器件的制造过程期间电荷存储膜的成膜温度的时间变化的图形。图33是图示在根据本实施例的半导体器件的制造过程中电荷存储膜的氧化的量的图形。图34是图示在根据第一变形的半导体器件的制造过程中电荷存储膜的成膜温度的时间变化的图形。图35是图示在根据第二变形的半导体器件的制造过程中电荷存储膜的成膜温度的时间变化的图形。图36是图示在第二变形的半导体器件的制造过程期间，当通过ALD方法形成电荷存储膜时流量的时间变化的图形。图37是图示在第三变形的半导体器件的制造过程期间电荷存储膜的成膜温度的时间变化的图形。图38是图示在根据第三变形的半导体器件的制造过程期间，当通过ALD方法形成电荷存储膜时流量的时间变化的图形。图39是根据第四变形的半导体器件的主要部分的横截面图。图40是图示在根据第四变形的半导体器件的写入状态下的能量分布的能带图。图41是图示在根据第四变形的半导体器件的制造过程期间，电荷存储膜的厚度变化的主要部分的横截面图。图42是图示在根据第四变形的半导体器件的制造过程中，绝缘膜的厚度变化的主要部分的横截面图。具体实施方式如有必要，为方便起见，下列实施例将划分为多个部分或实施例进行描述。然而，除非另有规定，它们并不是相互独立的，而是一个是另一个的部分或全部的修改、细节、补充说明等的关系。在下列实施例中，当提及元件等的数字(包括数字、数值、数量、范围等)时，元件的数字不限于特定的数字，而是可以是特定的数字或者更大的数字或者更小的数字，除非另有规定，或者除了在原则上该数字明显限定于特定的数字的情况以外，或者除其他情况以外。此外，在下列实施例中，构成元件(包括元件步骤等)并不总是必不可少的，除非另有规定，或者除了在原则上显然认为它们是必不可少的情况以外，或者除其他情况以外。同样，在下列实施例中，当提及构成元件的形状、位置关系等时，应理解为它们包括与该形状等实质上类似或相似的那些形状等，除非另有规定，或者除非在原则上另有考虑，或者除其他情况以外。这些对于上述数值或范围也是一样的。在用于解释实施例的整个附图中，原则上用相同的参考符号标记相同的部件，并且省略其重复的描述。为了使附图清楚，甚至可以在平面图中添加影线。实施例本实施例通过参考包括MONOS(金属氧化物氮氧化物硅)可重写非易失性存储器的半导体器件作为示例来描述。非易失性存储器是可在写操作和擦除操作这两者中电重写的非易失性存储器之一，也被称为电可擦除可编程只读存储器。根据本实施例的非易失性存储器包含MONOS晶体管。例如，Fowler-Nordheim(FN)隧穿用于MONOS晶体管的写操作和擦除操作。还能够使用热电子或热空穴来实现写操作和擦除操作。<半导体器件的配置>下面参考附图描述实施例的半导体器件CHP1的配置。图1和2是根据实施例的半导体器件的主要部分的横截面图。图2是放大横截面图，其放大和图示了在实施例的半导体器件的主要部分的横截面图中的栅极绝缘膜GIM和其周围。为了简化理解，在图2中省略了在MONOS晶体管MC上方的部分，诸如层间绝缘膜IL1，和硅化物膜CS。如图1所示，该实施例的半导体器件CHP1包括存储器形成区MR。非易失性存储单元以阵列形式形成在区域MR中，尽管没有示出。半导体器件CHP本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：半导体基板；形成在所述半导体基板的主表面上方的绝缘膜部；形成在所述绝缘膜部上方的导电膜；由所述导电膜构成的栅极电极；和由所述栅极电极与所述半导体基板之间的所述绝缘膜部构成的栅极绝缘膜，其中，所述绝缘膜部包括形成在所述半导体基板的所述主表面上方并且包含硅和氧的第一绝缘膜、形成在所述第一绝缘膜上方并且包含硅和氮的第二绝缘膜、形成在所述第二绝缘膜上方并且包含硅和氧的第三绝缘膜、形成在所述第三绝缘膜上方并且包含硅和氮的第四绝缘膜、以及形成在所述第四绝缘膜上方并且包含硅和氧的第五绝缘膜，并且其中，所述第二绝缘膜包括下层绝缘膜和上层绝缘膜。

【技术特征摘要】
2017.04.19 JP 2017-0829001.一种半导体器件，包括：半导体基板；形成在所述半导体基板的主表面上方的绝缘膜部；形成在所述绝缘膜部上方的导电膜；由所述导电膜构成的栅极电极；和由所述栅极电极与所述半导体基板之间的所述绝缘膜部构成的栅极绝缘膜，其中，所述绝缘膜部包括形成在所述半导体基板的所述主表面上方并且包含硅和氧的第一绝缘膜、形成在所述第一绝缘膜上方并且包含硅和氮的第二绝缘膜、形成在所述第二绝缘膜上方并且包含硅和氧的第三绝缘膜、形成在所述第三绝缘膜上方并且包含硅和氮的第四绝缘膜、以及形成在所述第四绝缘膜上方并且包含硅和氧的第五绝缘膜，并且其中，所述第二绝缘膜包括下层绝缘膜和上层绝缘膜。2.根据权利要求1所述的半导体器件，其中，所述下层绝缘膜具有比所述上层绝缘膜高的膜密度。3.根据权利要求1所述的半导体器件，其中，所述下层绝缘膜具有比所述上层绝缘膜低的氧浓度。4.根据权利要求1所述的半导体器件，其中，所述上层绝缘膜比所述下层绝缘膜薄。5.一种半导体器件的制造方法，包括以下步骤：(a)准备半导体基板；(b)在所述半导体基板的主表面上方形成绝缘膜部；(c)在所述绝缘膜部上方形成导电膜；以及(d)图案化所述导电膜和所述绝缘膜部，以形成由所述导电膜构成的栅极电极和由所述栅极电极与所述半导体基板之间的所述绝缘膜部构成的栅极绝缘膜，其中，步骤(b)包括以下步骤：(b1)在所述半导体基板的所述主表面上方形成包含硅和氧的第一绝缘膜，(b2)在所述第一绝缘膜上方形成包含硅和氮的第二绝缘膜，(b3)在所述第二绝缘膜上方形成包含硅和氧的第三绝缘膜，(b4)在所述第三绝缘膜上方形成包含硅和氮的第四绝缘膜，以及(b5)在所述第四绝缘膜上方形成包含硅和氧的第五绝缘膜，其中，所述绝缘膜部通过步骤(b1)、(b2)、(b3)、(b4)和(b5)由所述第一绝缘膜、所述第二绝缘膜、所述第三绝缘膜、所述第四绝缘膜、和所述第五绝缘膜形成，其中，所述第二绝缘膜包括下层绝缘膜和上层绝缘膜，并且其中，在步骤(b3)中，氧化所述上层绝缘膜的至少一部分以形成所述第三绝缘膜。6.根据权利要求5所述的制造方法，...

【专利技术属性】
技术研发人员：门岛胜，井上真雄，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP