具有低起始电压的SiC FET组件及其制造方法技术

本发明专利技术公开了一种具有低起始电压的SiC FET组件及其制造方法，其包括绝缘层等，铝硅铜层两侧均与绝缘层连接，绝缘层与栅氧化层连接，多晶硅栅层位于栅氧化层内，肖基特层与铝硅铜层连接，P型碳化硅层与肖基特层连接，N井区与N型源极层连接且均位于栅氧化层、P型碳化硅层之间，栅氧化层、N井区、P型碳化硅层均与N型碳化硅外延区一侧连接，N型碳化硅外延区另一侧与N型漏极层连接。本发明专利技术可以解决传统MOSFET回复时间过长的问题，降低常见于SiC组件高启始电压的缺点和改善SiC MOSFET组件中栅氧化层因高电场所造成的可靠度问题，大幅提升功率器件的效率，具有快速回复的能力，降低组件的起始电压和改善SiC组件操作于反转模式下载子迁移率降低的问题。

SiC FET assembly with low starting voltage and its manufacturing method

The invention discloses a SiC FET module with low starting voltage and a manufacturing method thereof, which includes an insulating layer, etc. Both sides of the Al-Si-Cu layer are connected with an insulating layer, an insulating layer is connected with a gate oxide layer, a polycrystalline silicon gate layer is located in a gate oxide layer, a Schottky layer is connected with an Al-Si-Cu layer, and a P-type silicon carbide layer is connected with a Schottkyt layer. The well area is connected with the N-type source layer and is located between the gate oxide layer and the P-type silicon carbide layer. The gate oxide layer, the N-type well area and the P-type silicon carbide layer are all connected with one side of the N-type silicon carbide epitaxy area and the other side of the N-type silicon carbide epitaxy area is connected with the N-type drain layer. The invention can solve the problem that the recovery time of traditional MOSFET is too long, reduce the shortcoming of high starting voltage common in SiC components, improve the reliability problem caused by high electric field of gate oxide in SiC MOSFET components, greatly improve the efficiency of power devices, have the ability of rapid recovery, reduce the starting voltage of components and improve the reliability of SiC MOSFET components. Component operation in reverse mode reduces the mobility of children.

【技术实现步骤摘要】
具有低起始电压的SiCFET组件及其制造方法
本专利技术涉及一种SiC(碳化硅)FET(FieldEffectTransistor的缩写，场效应晶体管)组件及其制造方法，特别是涉及一种具有低起始电压的SiCFET组件及其制造方法。
技术介绍
一般SiCMOSFET的组件架构由于SiC可以承受较高的临界电场，在设计上我们可以较浓的N型衬底和P井区的浓度来获得足够的耐压能力，但是较浓的P井区会提高组件的起始电压，加上SiC本身具有较高的能隙，因此SiCMOSFET需要更高的闸极电压(gatevoltage)来形成反转层导通电流，因此在组件的设计上很难降低SiCMOSFET的起始电压；另外在这样的组件架构下，他本身寄生的diode只是单纯的PNdiode并不具有快速回复能力，对于高速应用中要求组件具有快速二极管回复时间(Trr)的特性，这是SiCMOSFET另一个待解决的问题。
技术实现思路
本专利技术所要解决的技术问题是提供一种具有低起始电压的SiCFET组件及其制造方法，其能够较易地降低组件的起始电压，具有快速回复能力。本专利技术是通过下述技术方案来解决上述技术问题的：本专利技术提供一种具有低起始电压的SiCFET组件，其包括绝缘层、多晶硅栅层、栅氧化层、铝硅铜层、肖基特层、N井区、P型碳化硅层、N型碳化硅外延区、N型漏极层、N型源极层，铝硅铜层两侧均与绝缘层连接，绝缘层与栅氧化层连接，多晶硅栅层位于栅氧化层内，肖基特层与铝硅铜层连接，P型碳化硅层与肖基特层连接，N井区与N型源极层连接且均位于栅氧化层、P型碳化硅层之间，栅氧化层、N井区、P型碳化硅层均与N型碳化硅外延区一侧连接，N型碳化硅外延区另一侧与N型漏极层连接。本专利技术还提供一种具有低起始电压的SiCFET组件的制造方法，其包括以下步骤：步骤一：第一沟槽曝光显影及蚀刻；步骤二：在蚀刻及光阻去除后，沉积P型碳化硅；步骤三：碳化硅回蚀刻；步骤四：闸极沟槽曝光显影及蚀刻；步骤五：闸极氧化层的生成与门极多晶硅沉积；步骤六：多晶硅回蚀刻；步骤七：源极曝光显影及N型重参杂离子的植入；步骤八：介电层沉积及连接层曝光显影及蚀刻；步骤九：肖特基金属层沉积；步骤十：金属层沉积曝光显影及蚀刻；步骤十一：护层沉积以及护层曝光显影及蚀刻。本专利技术的积极进步效果在于：本专利技术具有肖特基二极管，可以解决传统MOSFET内部寄生PN结回复时间过长的问题，另外可以降低常见于SiC组件高启始电压的缺点和改善SiCMOSFET组件中栅氧化层因高电场所造成的可靠度问题；SiC材料因为具有较高的能隙和更高的临界崩溃电场的特性，因此可以大幅提升功率器件的效率；具有内建的肖特基二极管和PN结，因此具有快速回复的能力；由于组件主要操作在载子累积模式，可以降低组件的起始电压和改善SiC组件操作于反转模式下载子迁移率降低的问题。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1为本专利技术的结构示意图。图2为本专利技术N型碳化硅外延区的结构示意图。图3为本专利技术碳化硅回蚀刻的示意图。图4为本专利技术多晶硅回蚀刻的示意图。图5为本专利技术肖特基金属层沉积的示意图。具体实施方式下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本专利技术，但不以任何形式限制本专利技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变形和改进。这些都属于本专利技术的保护范围。如图1所示，本专利技术具有低起始电压的SiCFET组件包括绝缘层1、多晶硅栅层2、栅氧化层3、铝硅铜层4、肖基特层5、N井区6、P型碳化硅层7、N型碳化硅外延区8、N型漏极层9、N型源极层10，铝硅铜层4两侧均与绝缘层1连接，绝缘层1与栅氧化层3连接，多晶硅栅层2位于栅氧化层3内，肖基特层5与铝硅铜层4连接，P型碳化硅层7与肖基特层5连接，N井区6与N型源极层10连接且均位于栅氧化层3、P型碳化硅层7之间，栅氧化层3、N井区6、P型碳化硅层7均与N型碳化硅外延区8一侧连接，N型碳化硅外延区8另一侧与N型漏极层9连接。如图2所示，在N型碳化硅外延区8上再沉积第二薄层N型的碳化硅，在这里我们要求第二层SiC的厚度和浓度都低于第一层SiC。本专利技术具有低起始电压的SiCFET组件的制造方法包括以下步骤：步骤一：第一沟槽曝光显影及蚀刻；步骤二：在蚀刻及光阻去除后，沉积P型碳化硅；步骤三：如图3所示，碳化硅回蚀刻；步骤四：闸极沟槽曝光显影及蚀刻；步骤五：闸极氧化层的生成与门极多晶硅沉积；步骤六：如图4所示，多晶硅回蚀刻；步骤七：源极曝光显影及N型重参杂离子的植入；步骤八：介电层沉积及连接层曝光显影及蚀刻；步骤九：如图5所示，肖特基金属层沉积；步骤十：金属层沉积曝光显影及蚀刻；步骤十一：护层沉积以及护层曝光显影及蚀刻。本专利技术在N井区内增加一个重参杂的P型区域，藉由设计上参数的调整，在组件未开启的状况下，藉由造成N井区的完全空乏状态来遮断N型源极层到N型漏极层之间的电流；另外也同时屏蔽栅氧化层于高电场之外，改善碳化硅MOSFET的可靠度问题，而组件的开启是藉由N井区的电子累积，因此组件的起始电压不受碳化硅宽能隙的影响，而且电荷累积模式下我们也可获得更高的电荷迁移能力。综上所述，本专利技术具有肖特基二极管，可以解决传统MOSFET内部寄生PN结回复时间过长的问题，另外可以降低常见于SiC组件高启始电压的缺点和改善SiCMOSFET组件中栅氧化层因高电场所造成的可靠度问题；SiC材料因为具有较高的能隙和更高的临界崩溃电场的特性，因此可以大幅提升功率器件的效率；具有内建的肖特基二极管和PN结，因此具有快速回复的能力；由于组件主要操作在载子累积模式，可以降低组件的起始电压和改善SiC组件操作于反转模式下载子迁移率降低的问题。以上对本专利技术的具体实施例进行了描述。需要理解的是，本专利技术并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本专利技术的实质内容。本文档来自技高网...

【技术保护点】
1.一种具有低起始电压的SiC FET组件，其特征在于，其包括绝缘层、多晶硅栅层、栅氧化层、铝硅铜层、肖基特层、N井区、P型碳化硅层、N型碳化硅外延区、N型漏极层、N型源极层，铝硅铜层两侧均与绝缘层连接，绝缘层与栅氧化层连接，多晶硅栅层位于栅氧化层内，肖基特层与铝硅铜层连接，P型碳化硅层与肖基特层连接，N井区与N型源极层连接且均位于栅氧化层、P型碳化硅层之间，栅氧化层、N井区、P型碳化硅层均与N型碳化硅外延区一侧连接，N型碳化硅外延区另一侧与N型漏极层连接。

【技术特征摘要】
1.一种具有低起始电压的SiCFET组件，其特征在于，其包括绝缘层、多晶硅栅层、栅氧化层、铝硅铜层、肖基特层、N井区、P型碳化硅层、N型碳化硅外延区、N型漏极层、N型源极层，铝硅铜层两侧均与绝缘层连接，绝缘层与栅氧化层连接，多晶硅栅层位于栅氧化层内，肖基特层与铝硅铜层连接，P型碳化硅层与肖基特层连接，N井区与N型源极层连接且均位于栅氧化层、P型碳化硅层之间，栅氧化层、N井区、P型碳化硅层均与N型碳化硅外延区一侧连接，N型碳化硅外延区另一侧与N型漏极层连接。...

【专利技术属性】
技术研发人员：廖奇泊，陈俊峰，古一夫，
申请(专利权)人：上海芯研亮投资咨询有限公司，
类型：发明
国别省市：上海,31