具有HKMG的MOS晶体管的制造方法技术

本发明专利技术公开了一种具有HKMG的MOS晶体管的制造方法，包括步骤：步骤一、形成伪栅结构直至形成层间膜并平坦化；步骤二、形成第一光刻胶图形将PMOS的区域打开；步骤三、去除PMOS的区域中的伪多晶硅栅；步骤四、形成PMOS对应的第一功函数层；步骤五、形成第二光刻胶图形将NMOS的区域打开；步骤六、去除NMOS的区域中的第一功函数层和伪多晶硅栅；步骤七、形成NMOS对应的第二功函数层；步骤八、形成金属栅的金属材料层；步骤九、对金属材料层进行平坦化。本发明专利技术能很好的去除伪多晶硅栅，消除不同高度的伪多晶硅栅的刻蚀负载不同所带来的缺陷。

【技术实现步骤摘要】
具有HKMG的MOS晶体管的制造方法
本专利技术涉及一种半导体集成电路制造方法，特别涉及一种具有HKMG的MOS晶体管的制造方法。
技术介绍
HKMG具有高介电常数(HK)的栅介质层以及金属栅(MG)，故本领域中通常缩写为HKMG。现有方法中，HKMG的制程工艺节点达到28nm以下。现有方法中，各区域的伪多晶硅栅同时去除，在去除伪多晶硅栅之前，前层由于NFET即NMOS和PFET即PMOS不同的工艺制程，会造成NFET和PFET之间多晶硅栅高度(gatehigh)存在负载(loading)。在层间膜的CMP的工艺窗口(window)不够的情况下，在某些图形(pattern)上可能会由SiN甚至Oxide即氧化层的残留，从而导致一些缺陷(defect)。
技术实现思路
本专利技术所要解决的技术问题是提供一种具有HKMG的MOS晶体管的制造方法，能很好的去除伪多晶硅栅，消除不同高度的伪多晶硅栅的刻蚀负载不同所带来的缺陷。为解决上述技术问题，本专利技术提供的具有HKMG的MOS晶体管的制造方法包括如下步骤：步骤一、MOS晶体管包括NMOS和PMOS，在半导体衬底表面形成伪栅结构，NMOS的源漏本文档来自技高网...

【技术保护点】
1.一种具有HKMG的MOS晶体管的制造方法，其特征在于，包括如下步骤：步骤一、MOS晶体管包括NMOS和PMOS，在半导体衬底表面形成伪栅结构，NMOS的源漏区，PMOS的源漏区，侧墙，接触孔刻蚀停止层和层间膜，所述伪栅结构由栅介质层和伪多晶硅栅叠加而成；采用化学机械研磨工艺对所述层间膜进行平坦化，所述化学机械研磨工艺将所述伪多晶硅栅的表面露出；步骤二、进行第一次光刻工艺形成第一光刻胶图形将所述NMOS的区域保护，将所述PMOS的区域打开；步骤三、去除所述PMOS的区域中的所述伪多晶硅栅，之后去除所述第一光刻胶图形；步骤四、形成第一功函数层，所述第一功函数层为PMOS的功函数层；步骤五、进行...

【技术特征摘要】
1.一种具有HKMG的MOS晶体管的制造方法，其特征在于，包括如下步骤：步骤一、MOS晶体管包括NMOS和PMOS，在半导体衬底表面形成伪栅结构，NMOS的源漏区，PMOS的源漏区，侧墙，接触孔刻蚀停止层和层间膜，所述伪栅结构由栅介质层和伪多晶硅栅叠加而成；采用化学机械研磨工艺对所述层间膜进行平坦化，所述化学机械研磨工艺将所述伪多晶硅栅的表面露出；步骤二、进行第一次光刻工艺形成第一光刻胶图形将所述NMOS的区域保护，将所述PMOS的区域打开；步骤三、去除所述PMOS的区域中的所述伪多晶硅栅，之后去除所述第一光刻胶图形；步骤四、形成第一功函数层，所述第一功函数层为PMOS的功函数层；步骤五、进行第二次光刻工艺形成第二光刻胶图形将所述PMOS的区域保护，将所述NMOS的区域打开；步骤六、去除所述NMOS的区域中的所述第一功函数层和所述伪多晶硅栅，之后去除所述第二光刻胶图形；步骤七、形成第二功函数层，所述第二功函数层为NMOS的功函数层，在所述PMOS的区域中，所述第二功函数层叠加在所述第一功函数层的表面；步骤八、形成金属栅的金属材料层；步骤九、采用化学机械研磨工艺对所述所述金属材料层进行平坦化形成由填充于所述伪多晶硅栅去除区域的所述金属材料层组成的所述金属栅；所述PMOS的HKMG包括由所述栅介质层、所述第一功函数层、所述第二功函数层和所述金属栅叠加而成的结构；所述NMOS的HKMG包括由所述栅介质层、所述第二功函数层和所述金属栅叠加而成的结构。2.如权利要求1所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述半导体衬底为硅衬底。3.如权利要求2所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述侧墙的材料包括氧化硅或氮化硅。4.如权利要求2所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述接触孔刻蚀停止层的材料为氮化硅。5.如权利要求2...

【专利技术属性】
技术研发人员：郭震，张志诚，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31