具有通过使用自组装单分子膜进行后期键合而形成的部件的电子器件制造技术

本发明专利技术公开了具有通过使用自组装单分子膜进行后期键合而形成的部件的电子器件。实施例包括器件和方法，包括一种用于处理基底的方法。该方法包括：提供包括第一部分和第二部分的基底，该第一部分包括特征，该特征包括导电区，该第二部分包括介电表面区。该方法还包括执行自组装单分子膜（SAM）辅助构造电镀以形成包括在介电表面区上的金属的结构，该特征是使用不同于用来形成该结构的SAM辅助构造电镀的工艺形成的，并且该结构是在该特征之后形成的。描述并要求保护了其他实施例。

【技术实现步骤摘要】
具有通过使用自组装单分子膜进行后期键合而形成的部件的电子器件
实施例涉及器件和用以形成器件的工艺，包括自组装单分子膜（SAM）的使用以形成在其上的结构。
技术介绍
在电子器件的组装期间的一个常见问题是在设计周期后期的部件中的变化或者在同一产品中对于不同类型的部件的需要。用于解决该问题的一种方法是在基底上具有多个占用空间（footprint），其中该占用空间中的每一个都被配置成在最终组装期间适合一个特定部件并且该占用空间中的每一个都被电气耦合至管芯场以使得在组装期间可以将期望的部件定位在所选的占用空间区上。这样的方法导致板上的未使用的区域（没有被使用的（一个或多个）占用空间区），并且在未使用的占用空间区中的开线会影响信号质量的场合，可能引起潜在的信号完整性问题。附图说明参考附图通过示例的方式描述了实施例，在附图中相同的参考数字可以指代相似的元件。图1A图示根据某些实施例的包括管芯场和多个占用空间区的基底。图1B图示根据某些实施例的图1A的基底，其包括到占用空间区的迹线。图2A图示根据某些实施例的包括管芯场和后期键合区域的基底。图2B图示根据某些实施例的图2A的基底，其包括后期键合区域中的迹线和衬垫。图3图示根据某些实施例的操作的流程图。图4图示根据某些实施例的自组装单分子膜在基底上的形成中的某些操作。图5图示根据某些实施例的催化剂被耦合至图4的自组装单分子膜。图6图示根据某些实施例的金属被耦合至图5的自组装单分子膜。图7A-7F图示根据某些实施例的用于形成包括后期键合区的器件的操作。图8A-8E图示根据某些实施例的用于形成包括后期键合区的器件的操作。图9A-9B图示根据某些实施例的用于形成天线器件的操作。图10A-10D图示根据某些实施例的用于形成天线器件的操作。图11A-11B图示根据某些实施例的包括形成在其上的多个结构的基底。图12图示实施例可以在其中找到应用的电子系统布置。具体实施方式在该说明书中对“实施例”、“某些实施例”“一个实施例”等等的参考指示所描述的实施例可能包括特定特征、结构或特性，但是每个实施例可能不一定包括该特定特征、结构或特性。此外，这样的短语不一定指代同一实施例。某些实施例涉及包括基底（诸如印刷电路板或微电子封装）的器件的形成，该基底包括在那里形成导电结构的自组装单分子膜（SAM）区。诸如含有电子部件的封装之类的电子器件可能要花上好几个月来设计和制造。因此，期望尽可能早地确定最终设计。这允许非常小的灵活性并且如果人们想在设计周期后期替换一个部分或对设计做出变化或要求具有不同的产品配置（包括例如用于可穿戴产品的不同传感器或SIP（系统级封装）上的不同类型的闪速存储器）则可能导致问题。例如，传感器加入各种各样的占用空间，但是常常采用与微处理器相似的通信协议。许多传感器使用可以利用两个或四个电气连接的I2C（内置集成电路）或SPI（串行外设接口）协议。人们可能想设计一个使用加速度计传感器的封装，但是可能直到设计和制造过程的后期才知道确切的类型或其确切的占用空间。备选地，人们可能知道传感器的类型，但可能想能够在封装时在该类型的不同传感器之间进行选择。某些实施例涉及方法和结构，所述方法和结构允许产品（诸如封装）在设计周期的早期被制造，但是所述产品允许对于在封装的某些区中形成最终布线和占用空间的很大灵活性。在某些实施例中，这可以通过利用自组装单分子膜（SAM）连同其上的金属层的形成来执行后期键合工艺而完成。图1A图示根据某些实施例的诸如例如印刷电路板或微电子封装的主体或基底10的表面的视图，其包括具有管芯场14的表面12，该管芯场14包括管芯（也被称为芯片）将定位在其上的多个衬垫16。除了衬垫16之外管芯区域中的许多特征也可以被定位在表面12上，包括但不限于衬垫、迹线、电感器、电容器、电阻器、晶体振荡器和其他无源或有源特征。例如，电容器可以被定位在表面12上的衬垫P1和P2上并且通过迹线T1和T2电气耦合至管芯场14的左下部分中的两个衬垫16，并且晶体振荡器可以被定位在衬垫P3、P4、P5和P6上且在表面12上并且通过迹线T3或一个或多个其他迹线电气耦合至管芯场中的衬垫14。图1A还图示在表面12上朝向图的顶部部分的各种衬垫配置。该各种衬垫配置是针对可以被定位在表面12上的不同部件（例如，传感器或存储器）的。在一个示例中，在初始封装设计时，可能还没有确定要被使用的确切传感器，并且存在能够取决于确切产品而使用的各种传感器。在某些实施例中该产品可能是蜂窝电话。取决于特定电话模型，可以包括不同传感器（包括但不限于温度传感器、加速度计、陀螺仪、光传感器、磁力计、接近传感器、气压计、空气湿度传感器、计步器、心率监视器、指纹传感器、气体传感器和辐射传感器）。该各种传感器可能具有利用表面12上的不同衬垫布局的不同占用空间。图1A图示在表面12上靠近图的顶部部分的四个不同传感器占用空间，其包括具有两个衬垫P7-P8的传感器占用空间、具有三个衬垫P9-P11的传感器占用空间、具有四个衬垫P12-P15的传感器占用空间、以及具有六个衬垫P16-P21的传感器占用空间。管芯场14和衬垫P1-P21可能都是在器件的初始形成期间使用适当的工艺形成的。一种这样的工艺如下：首先形成包括介电材料层的多层基底以及基底之内的导电路径。可以通过在介电层（表面12）上沉积导电材料的种子层，然后对限定各种衬垫和迹线的开口之内的掩模进行图案化来形成管芯场14中的衬垫16、衬垫P1-P21和迹线T1-T3。然后实施电解电镀工艺以在掩模中的开口中的种子层上沉积诸如铜之类的导电材料。然后（例如，通过蚀刻）移除掩模并且移除不需要的种子层，从而导致在图1A中图示的表面12上的各种衬垫和迹线的形成。取决于层的数目，可以实施许多沉积、掩模和蚀刻操作。还可以使用其他适当的工艺。在产品生命周期中的后期时，制造商或客户将决定（一个或多个）期望的确切传感器。如在图1A中看到的，该封装包括可以在其上容纳各种传感器的四个传感器衬垫区。例如衬垫P7-P8可以容纳利用两个电气接触件的传感器，衬垫P9-P12可以容纳利用四个电气接触件的传感器，衬垫P13-P15可以容纳利用三个电气接触件的传感器，并且衬垫P16-P21可以容纳利用六个电气接触件的传感器。这时候这些传感器衬垫区（衬垫P7-P21）都没有被电气耦合至表面12上的管芯场14中的衬垫16中的任一个（尽管在器件的另一层处可能存在电气路径）。如果制成从不同传感器衬垫区到管芯场14中的共用衬垫16的多个连接，则任何不使用的连接都可能引起信号干扰问题等等。如在图1B中所图示的，可以形成迹线T5和T6以将衬垫P16和P20电气耦合至管芯场14中的衬垫16。可以使用后期键合工艺（诸如自组装单分子膜（SAM）辅助构造工艺，下面在图2A-2B的讨论之后描述其示例）来形成迹线T5和T6。图2A图示在某些方面类似于图1A中图示的配置的配置，其包括诸如例如印刷电路板或封装基底之类的主体10，所述主体10包括具有管芯场14的表面12，该管芯场14包括管芯将被定位在其上的多个衬垫16。如在图1A中那样，将各种特征定位在表面12上。然而，代替预成型可以容纳不同传感器的衬垫区并且稍后选择在后期键合操作中使用哪些衬垫区本文档来自技高网...

【技术保护点】
1.一种用于处理基底的方法，包括：提供包括第一部分和第二部分的基底，该第一部分包括特征，该特征包括导电区，该第二部分包括介电表面区；执行自组装单分子膜（SAM）辅助构造以形成包括在介电表面区上的金属的结构；该特征是使用不同于用来形成该结构的SAM辅助构造的工艺形成的；并且该结构是在该特征之后形成的。

【技术特征摘要】
2017.03.31 US 15/4768421.一种用于处理基底的方法，包括：提供包括第一部分和第二部分的基底，该第一部分包括特征，该特征包括导电区，该第二部分包括介电表面区；执行自组装单分子膜（SAM）辅助构造以形成包括在介电表面区上的金属的结构；该特征是使用不同于用来形成该结构的SAM辅助构造的工艺形成的；并且该结构是在该特征之后形成的。2.根据权利要求1所述的方法，进一步包括在执行自组装单分子膜辅助构造之前用保护层涂覆基底上的该特征的至少一部分。3.根据权利要求1所述的方法，其中包括金属的该结构包括从由迹线和衬垫组成的组中选择的至少一个结构。4.根据权利要求1所述的方法，其中该特征包括从由迹线、衬垫、有源器件和无源器件组成的组中选择的至少一个部件。5.根据权利要求1所述的方法，其中该特征包括天线，其中该天线包括定位在该基底的内部部分中的贴片天线段，并且其中该结构包括远离贴片天线段隔开一段距离的寄生贴片段。6.根据权利要求1所述的方法，其中该特征包括第一天线段和与该第一天线段间隔开的第二天线段，并且形成该结构以包括定位于第一天线段和第二天线段之间的连接区段。7.根据权利要求6所述的方法，其中该特征进一步包括与第二天线段间隔开的第三天线段，以及与第三天线段间隔开的第四天线段。8.根据权利要求7所述的方法，其中该连接区段是第一连接区段，并且形成该结构以进一步包括定位于第二天线段和第三天线段之间的第二连接区段。9.根据权利要求8所述的方法，包括形成该结构以进一步包括定位于第三天线段和第四天线段之间的第三连接区段。10.根据权利要求1-9中的任一项所述的方法，其中形成自组装单分子膜（SAM）辅助构造包括：使用激光图案化来活化介电表面区的一部分；通过执行水解来修饰活化部分以形成富羟基区域；将自组装单分子膜耦合至富羟基区域；将催化剂耦合至自组装单分子膜；以及将金属耦合至包括耦合于其的催化剂的自组装单分子膜。11.根据权利要求10所述的方法，其中将金属耦合至包括耦合于其的催化剂的自组装单分子膜包括执行无电沉积。12.一种用于处理基底的方法，包括：提供包括第一区和第二区的基底，该第一区包括管芯场，该管芯场包括多个衬垫；执行自组装单分子膜（SAM）辅助构造以形成包括在第二区上的金属的结构；并且管芯场中的衬垫是使用不同于用来形成包括在第二区上的金属的该结构的SAM辅助无电构造的工艺形成的。13.根据权利要求12所述的方法，包括将...

【专利技术属性】
技术研发人员：F华，J斯万，H布劳尼施，T卡姆加英，A埃尔舍比你，S奥斯特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US