半导体装置、非接触电子装置及周期检测方法制造方法及图纸

本发明专利技术提供一种使用可有效率地削减消耗电流的新的方式的周期检测电路的半导体装置、非接触电子装置及周期检测方法。所述半导体装置包括：边缘检测部(12)，检测经由电波接收的数据信号(Data)的上升及下降的任一者的边缘；计数部(14)，计算邻接的边缘的区间中的对应于数据信号(Data)而将事先决定频率的参考时钟信号的频率变成1/N(N为2以上的整数)的N分频时钟信号(Div2_Clock)的个数；分数计数部(18、20、22、24、30)，计算对应于边缘与N分频时钟信号(Div2_Clock)的相位差所决定的N分频时钟信号的分数；以及第1相加部(28)，使由计数部(14)所得的计数值的N倍的值与分数相加，并作为数据信号(Data)的周期输出。

【技术实现步骤摘要】
半导体装置、非接触电子装置及周期检测方法
本专利技术涉及一种半导体装置、非接触电子装置及周期检测方法，且特别涉及一种与射频识别(RadioFrequencyIDentifier，RFID)标签的脉冲间隔编码(PulseIntervalEncoding，PIE)解码部中的周期检测相关的半导体装置、非接触电子装置(RFID标签)及周期检测方法。
技术介绍
RFID标签(RFID芯片)例如用于通过无线来对人或物进行识别、管理。通常在RFID标签中分配有唯一的编号，可通过无线通信而从被称为读写器(reader/writer)的装置中读出所述唯一的编号。由于在读写器侧使RFID标签的唯一的编号与实物产生对应，因此通常RFID标签本身不具有复杂的功能。关于如上所述的RFID标签的方式，存在若干种类，最近，由于通信距离长等理由，对于900MHz频带的关注正在提高。与900MHz频带的RFID标签相关的各种规格被指定作为标准，例如被称为“EPC第1类第2代的全球产品电子代码(EPCGlobalClasslGeneration2)(简称为EPCC1G2或EPCGen2)”的标准已广为人知。另一方面，RFID标签虽然如所述那样功能相对简单，但由于用作例如条形码的代替品，因此需要非常便宜。另外，RFID标签通常由从读写器发出的电波中接收电力来进行操作的被动型构成，因此也需要低消耗电流。作为以消耗电流减少为目的的RFID标签的一例，已知有日本专利特开2008-287387号公报(专利文献1)中所揭示的非接触电子装置。专利文献1中所揭示的非接触电子装置设置有可与频率设定信号TR_OSC1的值成比例地设定参考时钟CLK的振荡频率的电路，当接收从读写器发送的规定通信速度的信号(TRcal)时，以例如TR_OSC1值为X的参考时钟CLK来计算所述TRcal的1个周期，而获得TRcal计数器值作为计数结果。而且，使用所述TRcal计数器值与X，对欲使TRcal计数器值变成事先决定的设定值Y时的TR_OSC1值进行换算，并使用反映所述换算值的CLK向读写器进行回复。在专利文献1中，采用如所述那样使CLK的振荡频率对应于通信速度可变的方式，因此通信速度的精度由CLK的频率设定精度来决定，可使用比先前低的频率的CLK。然而，在被动型RFID标签中消耗电流与通信距离成反比例，因此存在消耗电流越低，通信距离等的特性变得越优异的可能性。另一方面，由于在被动型RFID标签的接收操作时，需要最大操作频率的是PIE解码部，因此在RFID标签的逻辑电路内，通常PIE解码部的消耗电流变得最大。即，可认为削减PIE解码部的消耗电流十分有助于改善被动型RFID标签的特性。构成PIE解码部的电路之中，检测经由天线输入的数据信号的周期的周期检测电路通常直接使用最大频率的时钟，可认为在被动型RFID标签的特性改善方面，削减所述周期检测电路的消耗电流是有效的方法。图6(a)表示现有技术的周期检测电路80。如图6(a)所示，周期检测电路80包含边缘检测部82及计数器84。如图6(a)、图6(b)所示，向边缘检测部82中输入Data(数据)信号与Clock(时钟)信号，并检测所输入的Data信号的上升，如图6(b)所示每次检测都产生Enable信号(上升检测信号)。计数器84是以Clock信号的个数来计算Data信号的周期的周期测定电路，通过某个Enable信号而得到初始化，并计算至下一个Enable信号为止的Clock信号的个数。在图6(b)中，在时刻t1处检测到Data信号的上升，由此产生Enable信号(脉冲)，在Enable脉冲的下降的时刻t2处从计数器84开始输出(Counterout)，即开始计数操作。若在时刻t3处Data信号再次上升，则Enable脉冲被输出，在所述Enable脉冲的下降的时刻t4处计数得到重置。在图6(b)中，在Data信号的1个周期之间计数到N个Clock信号，因此若将Clock信号的周期设为Tc(秒)，则Data信号的周期可作为N×Tc(秒)来求出。但是，周期检测电路80的电路的构成简易，由于使用频率高的Clock信号测定周期，因此就削减消耗电流这一观点而言存在一定的极限。即，只要使用如图6(a)所示的现有技术的周期检测电路80，则无法期待消耗电流的大幅度削减。关于此点，专利文献1中所揭示的非接触电子装置虽然是根据时钟的计数值来调整频率，但其是调整发送信号的频率，如周期检测电路80那样并非调整PIE解码中的频率。
技术实现思路
本专利技术的半导体装置包括：边缘检测部，检测经由电波接收的数据信号的上升及下降的任一者的边缘；计数部，计算邻接的所述边缘的区间中的对应于所述数据信号而将事先决定频率的参考时钟信号的频率变成1/N(N为2以上的整数)的N分频时钟信号的个数；分数计数部，计数对应于所述边缘与所述N分频时钟信号的相位差所决定的所述N分频时钟信号的分数；以及第1相加部，使由所述计数部所得的计数值的N倍值与所述分数相加，并作为所述数据信号的周期输出。本专利技术的非接触电子装置包括：所述半导体装置与接收包含所述数据信号的所述电波的天线。本专利技术的周期检测方法通过边缘检测部来检测经由电波接收的数据信号的上升及下降的任一者的边缘，通过计数部来计算邻接的所述边缘的区间中对应于所述数据信号而将事先决定频率的参考时钟信号的频率变成1/N(N为2以上的整数)的N分频时钟信号的个数，通过分数计数部来计数对应于所述边缘与所述N分频时钟信号的相位差所决定的所述N分频时钟信号的分数，通过相加部来使由所述计数部所得的计数值的N倍值与所述分数相加并检测所述数据信号的周期。附图说明图1是表示实施例的标签的构成的一例的方块图。图2是表示第1实施例的周期检测电路的构成的一例的电路图。图3是表示第1实施例的周期检测电路的操作的时序图。图4(a)、图4(b)、图4(c)是表示第2实施例的周期检测电路的构成的一例的电路图。图5是表示第2实施例的周期检测电路的操作的时序图。图6(a)是现有技术的周期检测电路的方块图，图6(b)是表示现有技术的周期检测电路的操作的时序图。符号的说明10、10A：周期检测电路12：边缘检测部14：计数器/计数部16、18、20：触发器/分数计数部22：加1部/分数计数部24：相加部/分数计数部26：乘2部28：相加部/第1相加部30：逆变器/分数计数部40：脉冲生成部42：计数器44、46、48、50、52、54、56、58、60：触发器62：解码器(add1)64：解码器(add2)66：乘4部68、70：相加部72：逆变器74：AND电路80：周期检测电路82：边缘检测部84：计数器100：标签102：调制解调电路(ASK)104：整流电路(RCT)106：时钟电路(RC)108：逻辑电路(LOG)110：天线clk_pn：信号/脉冲clk_pn_pre、Clock、Counter、Counterout、Counter_pre、data_r、div4_d、Div4_Clock、Enable、Enable_O、Expect、pn、pn[0]、pn[1]、pn[1∶0]、pn_add、pn_d、pn_d[0]、pn_d[1]、pn_d[1∶0]、pn_本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：边缘检测部，检测经由电波接收的数据信号的上升及下降中的一个的边缘；计数部，计算邻接的所述边缘的区间中的对应于所述数据信号而将事先决定频率的参考时钟信号的频率变成1/N的N分频时钟信号的个数，其中N为2以上的整数；分数计数部，计算对应于所述边缘与所述N分频时钟信号的相位差所决定的所述N分频时钟信号的分数；以及第1相加部，使由所述计数部所得的计数值的N倍的值与所述分数相加，并作为所述数据信号的周期输出。

【技术特征摘要】
2017.03.30 JP 2017-0686261.一种半导体装置，其特征在于，包括：边缘检测部，检测经由电波接收的数据信号的上升及下降中的一个的边缘；计数部，计算邻接的所述边缘的区间中的对应于所述数据信号而将事先决定频率的参考时钟信号的频率变成1/N的N分频时钟信号的个数，其中N为2以上的整数；分数计数部，计算对应于所述边缘与所述N分频时钟信号的相位差所决定的所述N分频时钟信号的分数；以及第1相加部，使由所述计数部所得的计数值的N倍的值与所述分数相加，并作为所述数据信号的周期输出。2.根据权利要求1所述的半导体装置，其中所述分数计数部包括第2相加部，所述第2相加部使对应于邻接的所述边缘的最初的边缘与所述N分频时钟信号的相位差所决定的第1分数、与对应于邻接的所述边缘的下一个边缘与所述N分频时钟信号的相位差所决定的第2分数相加。3.根据权利要求2所述的半导体装置，其中所述分数计数部包括依次保持表示所述第1分数的信号与表示所述第2分数的信号的移位寄存器。4.根据权利要求2或3所述的半导体装置，其中N的值为2，所述第2相加部使所述第2分数反转并加上1后与所述第1分数相加。5.根据权利要求3所述的半导体装置，其中N的值为4，且还包括：第1生成部，生成使4分频时钟信号的相位延迟1/4周期所得的延迟4分频时钟信号；以及第2生成部，与所述边缘的时序同步而从所述4分频时钟信号中...

【专利技术属性】
技术研发人员：今任祐基，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本,JP