用于电过应力和静电放电保护的方法和器件技术

本发明专利技术涉及用于电过应力和静电放电保护的方法和器件。由沿信号源与负载之间的传输线串联电耦合的串联保护电路保护半导体器件免于电过应力（EOS）和静电放电（ESD）事件。串联保护电路包括串联电耦合在信号源与负载之间的第一场效应晶体管（FET）。并联保护电路电耦合在传输线与接地节点之间。并联保护电路可以包括瞬态电压抑制（TVS）二极管。

Methods and devices for electrical over stress and ESD protection

The invention relates to a method and device for protecting electrical over stress and electrostatic discharge. A series protection circuit coupled in series along the transmission line between the signal source and the load protects the semiconductor device from electrical overstress (EOS) and electrostatic discharge (ESD) events. The series protection circuit includes a first field effect transistor (FET) electrically coupled in series between a signal source and a load. The parallel protection circuit is electrically coupled between the transmission line and the ground node. The parallel protection circuit can include transient voltage suppression (TVS) diodes.

【技术实现步骤摘要】
用于电过应力和静电放电保护的方法和器件要求国内优先权本申请要求2017年3月28日提交的美国临时申请No.62/477,959的权益，该申请通过引用并入本文。
本专利技术总体上涉及半导体器件，并且更具体地涉及保护器件免于电过应力（EOS）和静电放电（ESD）事件的半导体器件和方法。
技术介绍
半导体器件常见于现代电子产品中。半导体器件在电气组件的数目和密度方面不同。分立半导体器件一般包含一种类型的电气组件，例如发光二极管（LED）、小型信号晶体管、电阻器、电容器、电感器或功率金属氧化物半导体场效应晶体管（MOSFET）。集成半导体器件典型地包含数百至数百万个电气组件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件（CCD）、太阳能电池和数字微镜器件（DMD）。半导体器件执行许多种功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将阳光变换成电以及针对电视显示器创建视觉投影。半导体器件见于娱乐、通信、功率转换、网络、计算机和消费者产品的领域中。半导体器件还见于军事应用、航空、汽车、工业控制器和办公室装备中。瞬态电压抑制（TVS）二极管常用于保护半导体器件免于静电放电（ESD）。TVS二极管可以与负载并联耦合，以将瞬态电压尖峰分流远离负载，典型地，分流至地。图1图示了关于具有通用串行总线（USB）端口12的移动器件10的一个示例。数据线14a和地线14b在印刷电路板（PCB）上从USB端口12路由到微处理器（CPU）、USB控制器或其他半导体器件16。数据线14a允许CPU16与连接到USB端口12的外部器件之间的高速数据传送。地线14b从USB端口12路由到CPU16，使得外部器件和移动器件10在相同接地电压电位上操作。TVS二极管20从数据线14a耦合到地线14b，以保护CPU16免于数据线14a上的电过应力（EOS）和ESD事件。TVS二极管20在针对数据线14a的正常电压电平处近似为开路。然而，当数据线14a的电压电位增加超过TVS二极管的击穿电压时，经过TVS二极管20的电流的电阻基本上减小。来自数据线14a上的ESD或EOS事件的过度电流流经TVS二极管20到地线14b，这有助于将数据线14a处的电压电位保持在针对CPU16的互连端子的安全电平内。针对ESD和EOS抑制关于TVS二极管的一个问题是：TVS二极管具有与TVS二极管的电流处置能力成比例的结电容。当用于保护高速数据线时，一般期望低电容以减小结电容对信号完整性的不利影响。一种减小TVS器件的表观电容的方法是在桥配置中集成控向二极管。包括控向二极管的TVS器件具有减小的电容，从而允许TVS器件更好地适于高频数据线，但是那么，由于较低电流处置能力，TVS器件对于EOS保护而言作用受限。低对地电容和高电流浪涌能力依然难以一起实现。附图说明图1图示了使用TVS二极管作为并联保护电路；图2a-2c图示了与TVS二极管组合使用的串联保护电路；图3图示了串联保护电路作为电压闭锁电路的实现；图4a和4b图示了作为双向电压闭锁电路的串联保护电路；图5图示了串联保护电路作为电流闭锁电路的实现；图6a和6b图示了组合使用以保护高速数据线的串联保护电路和TVS二极管；以及图7a和7b图示了单片封装中的串联保护电路和TVS二极管。具体实施方式在以下描述中的一个或多个实施例中参照附图来描述本专利技术，在附图中，相似的附图标记表示相同或类似的元件。尽管就用于实现本专利技术的目的的最佳模式而言描述了本专利技术，但本领域技术人员将领会，该描述意图覆盖可包括在由以下公开内容和附图支持的所附权利要求和权利要求的等同物所限定的本专利技术的精神和范围内的可替换方案、修改和等同物。尽管就移动器件上的USB端口而言描述了本专利技术，但所描述的电过应力（EOS）和静电放电（ESD）保护方法和器件可与任何合适数据线（例如以太网、HDMI、DVI、SATA等）一起使用。所描述的EOS和ESD保护还可与电力线、模拟音频线、射频（RF）线以及传输电信号的任何其他导体一起使用。该器件可以是如所图示的蜂窝电话、具有USB或其他数据端口的任何其他器件、用于插入到个人计算机中的扩充卡、专用媒体播放器、或者任何其他电子器件。图2a-2c图示了与TVS二极管20组合利用串联保护电路30，TVS二极管20被用作并联保护电路。互连端子12a和12b表示USB端口12的分别连接到数据线14a和地线14b的物理导体。互连端子16a和16b表示CPU16的与USB端口12相对地连接到数据线14a和地线14b的物理导体（例如，引脚或引线）。串联保护电路30被称作“串联的”，这是因为也被称作传输线的数据线14a上的信号串联地在互连端子12a和16a之间流经串联保护电路。TVS二极管20被称作“并联”保护电路，这是因为并联保护电路与CPU16或正在保护的另一负载并联地耦合在数据线14a与地线14b之间。在其他实施例中，使用除TVS二极管外的并联保护电路。串联保护电路30与开关类似地操作。图2a图示了闭合的串联保护电路30的开关，而图2b图示了打开的开关。在移动器件10的正常操作期间，串联保护电路30像图2a的闭合开关，从而允许数据线14a上的信号流动到互连端子16a且由CPU16接收。TVS二极管20是基本上开路，且提供相对低的对地线14b的电容，从而有助于保持信号完整性。在ESD事件期间，TVS二极管20具有显著减小的电阻，以将ESD电流分流到地线14b，从而将互连端子16a处的电压电位钳位到针对CPU16的安全电平。TVS二极管20可以是不具有急速反向（snap-back）的硅雪崩pn结二极管或者具有浅或深急速反向特性的器件。TVS二极管20可以包括或可以不包括控向二极管以进一步减小结电容。ESD事件相对快速地发生且持续达相对短的时段，例如，仅几纳秒。在许多实施例中，串联保护电路30不足够快以保证负载的充分保护，因此，与串联保护电路组合使用TVS二极管20有助于在串联保护电路30不足时保护免于ESD事件。在EOS事件期间，串联保护电路30激活且进入高阻抗状态，从而近似如图2b中所示的打开的开关。连接到互连端子16a的负载（例如，CPU16）与互连端子12a处的EOS源有效地电隔离。EOS事件一般具有比ESD事件长的持续时间，例如若干微秒，并且TVS二极管20可以不是额定的以处置针对扩展时段的过度EOS电流。因此，串联保护电路30有助于在EOS事件期间避免对TVS二极管20的损坏。串联保护电路30被设计成承受最大预期开路EOS电压。来自串联保护电路30的补充保护允许使用具有与在没有串联保护电路30的情况下相比更低的功率处置能力且因而更小的大小和更低的对地电容的TVS二极管20。串联保护电路30通过在EOS事件期间增大数据线14a上的电阻来减小由并联保护电路20吸收的最大功率。图2c图示了具有耦合到接地节点34而不是地线14b的并联保护电路20的实施例。在一些实施例中，不必然存在从信号源路由到信号目的地的具体接地迹线。并联保护电路20可以被配置成将来自ESD事件的过度能量倾倒到任何合适接地节点。接地节点34可以是移动器件10的PCB内的地平面或者移动器件10或耦合到USB端口12的器件的任何其他接地本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：信号源；负载；传输线，耦合在所述信号源与负载之间；串联保护电路，沿所述信号源与所述负载之间的传输线串联电耦合，其中所述串联保护电路包括串联电耦合在所述信号源与负载之间的第一场效应晶体管（FET）；以及并联保护电路，电耦合在所述传输线与接地节点之间。

【技术特征摘要】
2017.03.28 US 62/477959;2018.03.19 US 15/9255691.一种半导体器件，包括：信号源；负载；传输线，耦合在所述信号源与负载之间；串联保护电路，沿所述信号源与所述负载之间的传输线串联电耦合，其中所述串联保护电路包括串联电耦合在所述信号源与负载之间的第一场效应晶体管（FET）；以及并联保护电路，电耦合在所述传输线与接地节点之间。2.如权利要求1所述的半导体器件，其中所述串联保护电路进一步包括与所述第一FET串联耦合在所述信号源与负载之间的第二FET和第三FET。3.如权利要求2所述的半导体器件，其中所述串联保护电路进一步包括与所述第一FET、第二FET和第三FET串联耦合在所述信号源与负载之间的第四FET。4.如权利要求1所述的半导体器件，其中所述第一FET的栅极端子耦合到所述传输线的信号源端或所述传输线的负载端。5.如权利要求1所述的半导体器件，其中所述串联保护电路进一步包括串联耦合在所述信号源与所述第一FET的栅极端子之间的二极管和电阻器。6.一种半导体器件，包括：信号源；负载；串联保护电路，串联电耦合在所述信号源与所述负载之间；以及并联保护电路，电耦合在所述负载与接地节点之间。7.如权利要求6所述...

【专利技术属性】
技术研发人员：DJ罗斯，WA拉塞尔，J克拉克，
申请(专利权)人：商升特公司，
类型：发明
国别省市：美国,US