具有阵列式静电防护结构的LDMOS器件制造技术

本发明专利技术公开了一种具有阵列式静电防护结构的LDMOS器件，其结构包括：P+衬底层、P‑外延层、P+注入层、P阱区、漂移区、栅下氧化层、栅极电极、源极电极、源场板氧化层、漏极电极、背面金属以及源极深槽互连金属；还包括源极场板阵列，所述源极场板阵列包括多个平行且等长等宽的源场板，源场板在垂直于栅极电极的方向设置，每个源场板一端与源极电极连接，另一端跨过栅极电极连接到源场板氧化层。本发明专利技术通过源区的延伸场板结构，使其延伸至栅漏之间并呈阵列式分布，一方面将栅漏侧分割使栅下漏侧以及栅下源侧的峰值电场均匀化分布，使可吸收外来瞬时高电压，另一方面，由于阵列式的分布，最大限度地提升了电流运载能力，实现其功率器件的作用。

LDMOS devices with array type electrostatic protection structure

The present invention discloses a LDMOS device with an array type electrostatic protection structure, which consists of the P+ substrate layer, the P epitaxial layer, the P+ injection layer, the P well area, the drift area, the lower oxide layer, the gate electrode, the source electrode, the source plate oxidation layer, the drain electrode, the back metal and the source deep slot interconnect metal; and the source of the source. The source field plate array comprises a plurality of parallel and equal length equal width source plates. The source field plate is set in the direction perpendicular to the grid electrode. One end of each source field plate is connected with the source electrode and the other end is connected to the source plate oxidation layer across the gate electrode. Through the extended field plate structure of the source area, the invention extends it to the gate leakage and is distributed in an array type. On the one hand, the gate leakage side is divided into the drain side of the gate and the peak electric field in the source side of the gate to homogenized distribution so that the external instantaneous high voltage can be absorbed. On the other hand, the current is greatly enhanced by the array type distribution. Carrying capacity to realize the function of its power device.

【技术实现步骤摘要】
具有阵列式静电防护结构的LDMOS器件
本专利技术涉及一种具有阵列式静电防护结构的LDMOS器件。
技术介绍
LDMOS是一种横向双扩散结构的射频功率器件，和普通功率MOS器件相比，LDMOS器件在靠近栅极侧多了一个轻掺杂的漂移区，用以承担器件工作的高压。在靠近栅附近漂移区的表面存在高电场，导致器件在高电场附近首先击穿，和普通的MOS器件相比，LDMOS具有准饱和效应和大功率情况下的负阻效应。正因为LDMOS的这些结构特点，和双极晶体管相比，具有线性度高、增益高、温度稳定性好、可承受的驻波失配比高、偏置电路简单等明显优点。因此，LDMOS广泛应用于射频放大器，如脉冲雷达，HF、VHF、UHF和WiMAXTM通信系统，工业、科学和医疗应用，航空电子等领域。与SiGe和GaAs工艺相比，虽然Si基LDMOS技术在高频和噪声等性能上并不是最好的，但其工艺更为成熟，成本低，功耗小，因此应用广泛，尤其是随着器件特征尺寸的等比例缩小，LDMOS晶体管的频率和噪声特性也逐渐得到改善。因此，LDMOS作为射频功率器件有着广阔的发展前景。静电在自然界无处不在，当芯片管壳或内部积累足够的静电荷，静电释放产生的瞬时电流或电压高达数安培或数千伏，这个瞬时电流或电压经过芯片的管脚或电路中的薄弱环节串入器件内部致使器件中的集成电路损坏，芯片功能失效。静电问题对电子产品生产商以及消费者带来的经济损失都很高，目前广泛采用的一种静电防护措施称作ggNMOS技术，它利用现有的CMOS工艺，通过寄生BJT效应产生Snapback效应，从而泄放静电电荷。为了满足高电压下的静电防护，高维持电压和高击穿电压特性的串联ggNMOS器件就出现了，一般采用的方式为源漏共享式串联ggNMOS结构，即上管nMOS的源区和下管nMOS的漏区在硅内共享。文献CN102790047A公开了一种ggnmos器件及其制造方法，在上管nMOS和下管nMOS中间串入一个虚栅结构进行隔断，通过控制该虚栅的电压使其在适当范围内调整击穿电压，上管nMOS和下管nMOS因栅极相连并与下管nMOS的源极相连，做成了二极管模式，也即虚栅控制的场效应晶体管的上下各串入了一个晶体管模式的钳位二极管，这使得其串联导通电压及阻抗上升，增加了功耗，降低了功率密度，限制了信号的有效传输，增加了信号传输的失真度；而且上管nMOS的源区和下管nMOS漏区通过电气短路连接，致使虚栅的控制作用非常有限，相比一般场效应晶体管的基本功能，该器件的控制功能有限，不利于电路设计的需要。
技术实现思路
本专利技术的目的在于提供一种具有阵列式静电防护结构的LDMOS器件。本专利技术的目的通过以下技术方案实现：一种具有阵列式静电防护结构的LDMOS器件，其结构包括：P+衬底层、P-外延层、P+注入层、P阱区、漂移区、栅下氧化层、栅极电极、源极电极、源场板氧化层、漏极电极、背面金属以及源极深槽互连金属；所述P-外延层生长在P+衬底层上；所述P+注入层生长于P-外延层一侧，穿过P-外延层并沉入P+衬底层内；所述P阱区生长在P-外延层上，一端与P+注入层接触；所述漂移区分布于P阱区两侧，包括轻掺杂漂移区和重掺杂漂移区，靠近栅极电极侧和源场板氧化层侧为轻掺杂漂移区，靠近源极电极和漏极电极为重掺杂漂移区；所述栅极电极设置于P阱区上，与P阱区形成沟道区；所述源极电极设置于P+注入层上并以场板的形式延伸至P阱区一侧的漂移区上方；栅极电极与P阱区之间还设有栅下氧化层，所述栅极电极与P阱区之间由栅下氧化层共同形成MOS结构；所述漏极电极设置于P-外延层上并延伸至P阱区一侧的漂移区上方；所述源极电极设置于P+注入层上并延伸至P阱区另一侧的漂移区上方；其特征在于：还包括源极场板阵列，所述源极场板阵列包括多个平行且等长等宽的源场板，源场板在垂直于栅极电极的方向设置，每个源场板一端与源极电极连接，另一端跨过栅极电极连接到源场板氧化层；所述背面金属设置于P+衬底层背面，源极电极通过源极深槽互连金属与背面金属连接；所述源极场板阵列与P阱区之间由源场板氧化层共同形成MOS结构。优选的，所述漂移区包括第一重掺杂N+漂移区、第一轻掺杂N-漂移区、第二轻掺杂N-漂移区、第三轻掺杂N-漂移区、第二重掺杂N+漂移区，所述第一重掺杂N+漂移区一端伸入P+注入层内，另一端伸入P阱区，第一轻掺杂N-漂移区一端与第一重掺杂N+漂移区相接，另一端伸入P阱区，所述第二轻掺杂N-漂移区、第三轻掺杂N-漂移区、第二重掺杂N+漂移区依次排列在P阱区的另一侧，其中P阱区横贯第一轻掺杂N-漂移区、第二轻掺杂N-漂移区和第三轻掺杂N-漂移区之间的沟道区域。优选的，所述的轻掺杂N-漂移区有三个，其中第一和第二轻掺杂N-漂移区分布在栅氧化层下沟道两侧，第二和第三轻掺杂N-漂移区分布在源场板氧化层沟道两侧。优选的，所述源极电极延伸至第一重掺杂N+漂移区上方，漏极电极延伸至第二重掺杂N+漂移区上方，源场板另一端跨过栅极电极连接到第二轻掺杂N-漂移区与第三轻掺杂N-漂移区之间的源场板氧化层上。本专利技术通过源区的延伸场板结构，使其延伸至栅漏之间并呈阵列式分布，一方面将栅漏侧阵列化分割使栅下漏侧以及栅下源侧的峰值电场均匀化分布，具有类似法拉第屏蔽环的功效，使可吸收外来瞬时高电压，同时，由于阵列式的分布，最大限度地提升了电流运载能力，实现其功率器件的作用。栅下两侧均分布掺杂N-漂移区，可有效增强来自栅极的瞬时高电压能力。LDMOS器件采用三轻掺杂漂移区，虽然牺牲了一点导通能力，但自身可承受很高的耐压能力，尤其是瞬时抗耐压能力。本专利技术涉及的器件结构简单，控制简单，具备一般晶体管应有的基本功能，可直接用作高功率射频晶体管，同时具备优良的静电防护能力。附图说明图1为本专利技术具有阵列式静电防护结构的LDMOS器件的结构图。图2为本专利技术具有阵列式静电防护结构的LDMOS器件的剖面示意图。图3为图1的俯视图。具体实施方式实施例1如图1-3所示，本具有阵列式静电防护结构的LDMOS器件，其结构包括：P+衬底层101、P-外延层102、P+注入层103、P阱区104、漂移区、栅极电极110、源极电极111、漏极电极114、背面金属113以及源极深槽互连金属112，还包括栅下氧化层116和源场板氧化层117；所述P-外延层102生长在P+衬底层101上；所述P+注入层103生长于P-外延层102一侧，穿过P-外延层102并沉入P+衬底层101内；所述P阱区104生长在P-外延层102上，一端与P+注入层103接触；所述漂移区包括第一重掺杂N+漂移区105、第一轻掺杂N-漂移区106、第二轻掺杂N-漂移区107、第三轻掺杂N-漂移区108、第二重掺杂N+漂移区109，所述第一重掺杂N+漂移区105一端伸入P+注入层103内，另一端伸入P阱区104，第一轻掺杂N-漂移区106一端与第一重掺杂N+漂移区105相接，另一端伸入P阱区104，所述第二轻掺杂N-漂移区107、第三轻掺杂N-漂移区108、第二重掺杂N+漂移区109依次排列在P阱区的另一侧，其中第二轻掺杂N-漂移区107、第三轻掺杂N-漂移区108之间为P阱区104所隔开，所述栅极电极110设置于P阱区104上，与P阱区形成沟道区；栅极电极与P阱区之间还设有栅下氧化本文档来自技高网...

【技术保护点】
1.一种具有阵列式静电防护结构的LDMOS器件，其结构包括：P+衬底层、P‑外延层、P+注入层、P阱区、漂移区、栅下氧化层、栅极电极、源极电极、源场板氧化层、漏极电极、背面金属以及源极深槽互连金属；所述P‑外延层生长在P+衬底层上；所述P+注入层生长于P‑外延层一侧，穿过P‑外延层并沉入P+衬底层内；所述P阱区生长在P‑外延层上，一端与P+注入层接触；所述漂移区分布于P阱区两侧，包括轻掺杂漂移区和重掺杂漂移区，靠近栅极电极侧和源场板氧化层侧为轻掺杂漂移区，靠近源极电极和漏极电极为重掺杂漂移区；所述栅极电极设置于P阱区上，与P阱区形成沟道区；所述源极电极设置于P+注入层上并以场板的形式延伸至P阱区一侧的漂移区上方；栅极电极与P阱区之间还设有栅下氧化层，所述栅极电极与P阱区之间由栅下氧化层共同形成MOS结构；所述漏极电极设置于P‑外延层上并延伸至P阱区一侧的漂移区上方；所述源极电极设置于P+注入层上并延伸至P阱区另一侧的漂移区上方；其特征在于：还包括源极场板阵列，所述源极场板阵列包括多个平行且等长等宽的源场板，源场板在垂直于栅极电极的方向设置，每个源场板一端与源极电极连接，另一端跨过栅极电极连接到源场板氧化层；所述背面金属设置于P+衬底层背面，源极电极通过源极深槽互连金属与背面金属连接；所述源极场板阵列与P阱区之间由源场板氧化层共同形成MOS结构。...

【技术特征摘要】
1.一种具有阵列式静电防护结构的LDMOS器件，其结构包括：P+衬底层、P-外延层、P+注入层、P阱区、漂移区、栅下氧化层、栅极电极、源极电极、源场板氧化层、漏极电极、背面金属以及源极深槽互连金属；所述P-外延层生长在P+衬底层上；所述P+注入层生长于P-外延层一侧，穿过P-外延层并沉入P+衬底层内；所述P阱区生长在P-外延层上，一端与P+注入层接触；所述漂移区分布于P阱区两侧，包括轻掺杂漂移区和重掺杂漂移区，靠近栅极电极侧和源场板氧化层侧为轻掺杂漂移区，靠近源极电极和漏极电极为重掺杂漂移区；所述栅极电极设置于P阱区上，与P阱区形成沟道区；所述源极电极设置于P+注入层上并以场板的形式延伸至P阱区一侧的漂移区上方；栅极电极与P阱区之间还设有栅下氧化层，所述栅极电极与P阱区之间由栅下氧化层共同形成MOS结构；所述漏极电极设置于P-外延层上并延伸至P阱区一侧的漂移区上方；所述源极电极设置于P+注入层上并延伸至P阱区另一侧的漂移区上方；其特征在于：还包括源极场板阵列，所述源极场板阵列包括多个平行且等长等宽的源场板，源场板在垂直于栅极电极的方向设置，每个源场板一端与源极电极连接，另一端跨过栅极电极连接到源场板氧化层；所述背面金属设置于P+衬底层背面，源极电极通过源极深槽...

【专利技术属性】
技术研发人员：周祥兵，高小平，高潮，黄素娟，
申请(专利权)人：扬州江新电子有限公司，
类型：发明
国别省市：江苏,32