半导体存储装置及其制造方法制造方法及图纸

实施方式提供可靠性较高的半导体存储装置及其制造方法。实施方式的半导体存储装置具备：层叠体，沿第一方向交替地层叠有电极膜以及绝缘膜；半导体部件，在上述第一方向上延伸；以及电荷蓄积部件，设于上述半导体部件与上述电极膜之间。上述电极膜具有：第一导电层，设于上述绝缘膜的上表面上以及上述绝缘膜的下表面上；以及第二导电层，在上述电极膜的第一部分，设于上述第一导电层间，该第二导电层由与上述第一导电层不同的材料形成。上述第一部分中的上述第一导电层的厚度，比上述第一部分与上述半导体部件之间配置的上述电极膜的第二部分中的上述第一导电层的厚度薄。

【技术实现步骤摘要】
半导体存储装置及其制造方法相关申请本申请享受以日本专利申请2017－59927号(申请日：2017年3月24日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
实施方式涉及半导体存储装置及其制造方法。
技术介绍
近年来，提出使存储单元三维地集成而成的层叠型的半导体存储装置。在这样的层叠型的半导体存储装置中，在半导体基板上设有将电极膜与绝缘膜交替地层叠而成的层叠体，并设有贯通层叠体的半导体柱。而且，在电极膜与半导体柱的每个交叉部分形成有存储单元晶体管。在层叠型的半导体存储装置中，确保可靠性成为课题。
技术实现思路
实施方式提供一种可靠性较高的半导体存储装置及其制造方法。实施方式的半导体存储装置具备：层叠体，沿第一方向交替地层叠有电极膜以及绝缘膜；半导体部件，在上述第一方向上延伸；以及电荷蓄积部件，设于上述半导体部件与上述电极膜之间。上述电极膜具有：第一导电层，设于上述绝缘膜的上表面上以及上述绝缘膜的下表面上；以及第二导电层，在上述电极膜的第一部分，设于上述第一导电层间，该第二导电层由与上述第一导电层不同的材料形成。上述第一部分中的上述第一导电层的厚度，比上述第一部分与上述半导体部件之间配置的上述电极膜的第二部分中的上述第一导电层的厚度薄。实施方式的半导体存储装置的制造方法具备如下工序：在层叠体形成第二方向上延伸的狭缝的工序，上述层叠体中，绝缘膜以及第一膜沿着第一方向交替地层叠，在内部设置有在上述第一方向上延伸的半导体部件，在上述半导体部件与上述第一膜之间设有电荷蓄积部件，上述第二方向与上述第一方向交叉；经由上述狭缝将上述第一膜去除，从而在上述绝缘膜之间形成空间的工序；经由上述狭缝，在上述空间的内表面上形成第三导电层的工序；经由上述狭缝，将上述第三导电层中的在上述空间的上述狭缝侧的第一部分配置的部分去除的工序；在上述第一部分中的上述空间的内表面上，经由上述狭缝形成比上述第三导电层薄的第四导电层的工序；以及在上述第一部分内形成第二导电层的工序。附图说明图1是表示第一实施方式的半导体存储装置的立体图。图2是表示第一实施方式的半导体存储装置的俯视图。图3是图2所示的A－A’线的剖面图。图4是表示第一实施方式的半导体存储装置的硅柱周边的剖面图。图5的(a)～(c)是表示第一实施方式的半导体存储装置的制造方法的剖面图。图6的(a)～(c)是表示第一实施方式的半导体存储装置的制造方法的剖面图。图7的(a)～(c)是表示第一实施方式的半导体存储装置的制造方法的剖面图。图8是表示第二实施方式的半导体存储装置的剖面图。图9的(a)～(c)是表示第二实施方式的半导体存储装置的制造方法的剖面图。图10是表示第二实施方式的半导体存储装置的制造方法的剖面图。具体实施方式(第一实施方式)以下，对第一实施方式进行说明。图1是表示本实施方式的半导体存储装置的立体图。图2是表示本实施方式的半导体存储装置的俯视图。图3是图2所示的A－A’线的剖面图。图4是表示本实施方式的半导体存储装置的硅柱周边的剖面图。此外，各图是示意性的，适当地夸张以及省略来描绘。如图1以及图2所示，在本实施方式的半导体存储装置1中，设有硅基板10。硅基板10例如由硅(Si)的单晶形成。在硅基板10上设有层间绝缘膜81。层间绝缘膜81例如由硅氧化物(SiO)形成。在层间绝缘膜81上设有源电极膜82。源电极膜82例如由添加了杂质的多晶硅形成。以下，在本说明书中，为了方便说明，采用XYZ正交坐标系。将与硅基板10的上表面10a平行且相互正交的2个方向“设为X方向”以及“Y方向”，将与硅基板10的上表面10a垂直的方向设为“Z方向”。另外，将Z方向中的、从硅基板10朝向源电极膜82的方向也称作“上”，将其相反方向也称作“下”，但该表达只是为了方便，与重力的方向无关系。另外，在本说明书中，“硅基板”是以硅(Si)为主要成分的基板。关于其他构成要素也是相同的，在构成要素的名称包含材料名的情况下，其构成要素的主要成分是该材料。另外，一般来说硅是半导体材料，因此只要不特别说明，则硅基板是半导体基板。关于其他构成要素也是相同的，只要不特别说明，其构成要素的特性反映出主要成分的特性。在硅基板10的上层部分以及层间绝缘膜81内形成有单元下电路90。单元下电路90是对后述的存储单元晶体管MC进行数据的写入、读出以及消除的驱动电路的一部分，例如包含传感放大器。例如，硅基板10的上层部分利用STI(ShallowTrenchIsolation：浅沟道隔离)84划分为多个有效区域，在某一有效区域形成有n形MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor：金属氧化物半导体场效应晶体管)85，在其他有效区域形成有p形MOSFET86。另外，在层间绝缘膜81内设有多段布线87，也设有将布线87连接于硅基板10的接触窗(contact)88、以及将布线87彼此连接的引洞(via)89。此外，图1中的n形MOSFET85、p形MOSFET86以及布线87等的描写是示意性的，并非必须与实际的元件的尺寸以及配置一致。在源电极膜82上设有硅氧化膜11。在硅氧化膜11上沿Z方向交替地层叠有硅氧化膜12以及电极膜13。利用交替地层叠的多个硅氧化膜12以及多个电极膜13，形成有层叠体15。在层叠体15形成有在X方向上延伸的狭缝43。利用狭缝43，在Y方向上将层叠体15断开。在利用狭缝43断开的层叠体15内，各电极膜13在X方向上延伸。即，电极膜13在X方向上的长度比电极膜13在Z方向上的长度(厚度)以及电极膜13在Y方向上的长度(宽度)长。在狭缝43内设有硅氧化板18。另外，在利用狭缝43断开的层叠体15的Y方向中央部分的上部设有在X方向上延伸的硅氧化部件19。在层叠体15内设有在Z方向上延伸并贯通层叠体15的硅柱30。硅柱30由多晶硅构成。硅柱30的形状例如是下端封闭的圆筒形。硅柱30的下端与源电极膜82连接，上端在层叠体15的上表面露出。硅柱30沿着在X方向上延伸的多个列、例如8个列周期性地排列。8列的硅柱30在硅氧化部件19的Y方向两侧各配置有4列。从Z方向观察时，硅柱30呈锯齿状排列。此外，硅柱30的配置并不限定于8列，例如也可以是4列。在层叠体15上设有在Y方向上延伸的多个位线22。位线22经由柱塞23连接于硅柱30的上端。因此，硅柱30连接于位线22与源电极膜82之间。在层叠体15中，从上起1段或者多段的电极膜13作为上部选择栅线SGD发挥功能，在上部选择栅线SGD与硅柱30的每个交叉部分，构成上部选择栅晶体管STD。硅氧化部件19配置于上部选择栅线SGD间。另外，从下起1段或者多段的电极膜13作为下部选择栅线SGS发挥功能，在下部选择栅线SGS与硅柱30的每个交叉部分，构成下部选择栅晶体管STS。下部选择栅线SGS以及上部选择栅线SGD以外的电极膜13作为字线WL发挥功能，在字线WL与硅柱30的每个交叉部分，构成存储单元晶体管MC。由此，多个存储单元晶体管MC沿着各硅柱30串联连接，在其两端连接有下部选择栅晶体管STS以及上部选择栅晶体管STD，形成有NAND串。如图3以及图4所示，在硅柱30内设有例如由硅氧化物本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，其中，具备：层叠体，沿第一方向交替地层叠有电极膜以及绝缘膜；半导体部件，在上述第一方向上延伸；以及电荷蓄积部件，设于上述半导体部件与上述电极膜之间，上述电极膜具有：第一导电层，设于上述绝缘膜的上表面上以及上述绝缘膜的下表面上；以及第二导电层，在上述电极膜的第一部分，设于上述第一导电层间，该第二导电层由与上述第一导电层不同的材料形成，上述第一部分中的上述第一导电层的厚度，比上述第一部分与上述半导体部件之间配置的上述电极膜的第二部分中的上述第一导电层的厚度薄。

【技术特征摘要】
2017.03.24 JP 2017-0599271.一种半导体存储装置，其中，具备：层叠体，沿第一方向交替地层叠有电极膜以及绝缘膜；半导体部件，在上述第一方向上延伸；以及电荷蓄积部件，设于上述半导体部件与上述电极膜之间，上述电极膜具有：第一导电层，设于上述绝缘膜的上表面上以及上述绝缘膜的下表面上；以及第二导电层，在上述电极膜的第一部分，设于上述第一导电层间，该第二导电层由与上述第一导电层不同的材料形成，上述第一部分中的上述第一导电层的厚度，比上述第一部分与上述半导体部件之间配置的上述电极膜的第二部分中的上述第一导电层的厚度薄。2.如权利要求1所述的半导体存储装置，其中，还具备从上述层叠体观察时在与上述第一方向交叉的第二方向上配置的绝缘板，在上述第二方向上，依次排列有上述电荷蓄积部件、上述第二部分、上述第一部分以及上述绝缘板。3.如权利要求1或2所述的半导体存储装置，其中，上述第一方向上的上述第一部分的厚度比上述第一方向上的上述第二部分的厚度厚。4.如权利要求1或2所述的半导体存储装置，其中，上述绝缘膜中的被上述第一部分夹着的部分在上述第一方向上的厚度，比上述绝缘膜中的被上述第二部分夹着的部分在上述第一方向上的厚度薄。5.如权利要求1或2所述的半导体存储装置，其中，上述第二导电层包含钨。6.如权利要...

【专利技术属性】
技术研发人员：木下繁，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP