一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，所述半导体衬底包括MOS器件区，在所述半导体衬底上形成层间介电层；在所述层间介电层中形成第一接触孔开口，其中，所述第一接触孔开口分别露出所述MOS器件区的半导体衬底中预定形成源区和漏区的区域表面；在从所述第一接触孔开口中露出的所述源区和所述漏区的区域表面形成保护层；对露出的所述源区和所述漏区的区域进行预非晶化离子注入；去除所述保护层。本发明专利技术的制造方法，使预非晶化离子注入的深度更加均一，质量更好，有利于改善后续金属硅化物的均匀性，进而降低接触电阻，提高器件的性能。

【技术实现步骤摘要】
一种半导体器件的制造方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件的制造方法。
技术介绍
随着半导体器件集成度不断增大，半导体器件相关的临界尺寸不断减小，相应的出现了很多问题，如器件源漏区的表面电阻和接触电阻相应增加，导致器件的响应速度降低，信号出现延迟。因此，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。为了降低器件源漏区的接触电阻，引入了金属硅化物的工艺方法，通常金属硅化物形成在器件源漏区的表面上，所述金属硅化物具有较低的电阻率，可以显著减小源漏区的接触电阻。金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低器件源极和漏极的表面电阻和接触电阻，从而降低电阻电容延迟时间。后金属硅化物工艺是指形成接触孔开口后再通过自对准硅化物工艺形成金属硅化物，通常后金属硅化物工艺需要进行预非晶化离子注入(PAI)以降低肖特基势垒高度(SBH)，从而提高器件性能，因此预非晶化离子注入的质量的好坏例如注入深度的均一性等对于器件的影响很大，另外，后金属硅化物工艺中通常先形成露出源区和漏区表面的接触孔开口，再通过光刻工艺和刻蚀工艺形成露出栅极结构的部分顶面的接触孔开口，再形成该接触孔开口后往往通过灰化工艺将光阻去除，然而在灰化的过程中，露出的源区和漏区表面的预非晶化离子注入后的非晶硅很容易被氧化，进而阻碍后续金属硅化物(例如，TiSi)的形成，使源/漏区的接触电阻增大，从而影响器件的性能。因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，所述半导体衬底包括MOS器件区，在所述半导体衬底上形成层间介电层；在所述层间介电层中形成第一接触孔开口，其中，所述第一接触孔开口分别露出所述MOS器件区的半导体衬底中预定形成源区和漏区的区域表面；在从所述第一接触孔开口中露出的所述源区和所述漏区的区域表面形成保护层；对露出的所述源区和所述漏区的区域进行预非晶化离子注入；去除所述保护层。进一步，所述保护层形成在所述第一接触孔开口的侧壁和底部。进一步，在所述MOS器件区的半导体衬底上形成有栅极结构，所述层间介电层包括形成在所述半导体衬底表面上的第一层间介电层以及覆盖所述第一层间介电层以及所述栅极结构的第二层间介电层，其中，在所述预非晶化离子注入之后，去除所述保护层之前，还包括以下步骤：在所述第二层间介电层中形成第二接触孔开口，所述第二接触孔开口露出所述栅极结构的部分顶面。进一步，形成所述第二接触孔开口的方法包括以下步骤：形成第一光刻胶层，以填充所述第一接触孔开口并覆盖所述第二层间介电层的表面；图案化所述第一光刻胶层，以形成图案化的第一光刻胶层，所述图案化的第一光刻胶层定义有所述第二接触孔开口的图案；以所述图案化的第一光刻胶层为掩膜，刻蚀所述第二层间介电层，停止于所述栅极结构的顶面，以形成所述第二接触孔开口；去除所述第一光刻胶层。进一步，使用灰化的方法和/或湿法刻蚀的方法去除所述第一光刻胶层。进一步，所述MOS器件区包括PMOS器件区和NMOS器件区中的至少一个。进一步，所述MOS器件区包括PMOS器件区和NMOS器件区，所述第一接触孔开口分别露出所述PMOS器件区的半导体衬底中预定形成源区和漏区的区域表面以及露出所述NMOS器件区的半导体衬底中预定形成源区和漏区的区域表面。进一步，在形成所述第一接触孔开口之后，形成所述保护层之前，还包括以下步骤：先对所述PMOS器件区进行源/漏离子注入，以在所述PMOS器件区的所述半导体衬底中形成源区和漏区，再对所述NMOS器件区进行源/漏离子注入，以在所述NMOS器件区的所述半导体衬底中形成源区和漏区，或者，先对所述NMOS器件区进行源/漏离子注入，以在所述NMOS器件区的所述半导体衬底中形成源区和漏区，再对所述PMOS器件区进行源/漏离子注入，以在所述PMOS器件区的所述半导体衬底中形成源区和漏区。进一步，在形成所述保护层之后，所述预非晶化离子注入之前，还包括：进行退火处理，以活化所述源区和所述漏区中的掺杂杂质。进一步，在去除所述保护层的步骤之后，还包括以下步骤：在所述第一接触孔开口的底部和侧壁上依次沉积金属层和覆盖层；进行退火处理，以在所述源区和所述漏区的表面形成金属硅化物；形成导电层填充所述第一接触孔开口，以形成第一接触孔。本专利技术的制造方法，先在从所述第一接触孔开口中露出的所述源区和所述漏区的区域表面形成保护层，再进行预非晶化离子注入(PAI)，预非晶化离子注入的离子穿过保护层进入源区和漏区，因此预非晶化离子注入的深度更加均一，质量更好，有利于改善后续金属硅化物的均匀性，进而降低接触电阻，提高器件的性能。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A至图1L示出了本专利技术一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的剖面示意图；图2示出了本专利技术一个实施方式的半导体器件的制造方法的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，所述半导体衬底包括MOS器件区，在所述半导体衬底上形成层间介电层；在所述层间介电层中形成第一接触孔开口，其中，所述第一接触孔开口分别露出所述MOS器件区的半导体衬底中预定形成源区和漏区的区域表面；在从所述第一接触孔开口中露出的所述源区和所述漏区的区域表面形成保护层；对露出的所述源区和所述漏区的区域进行预非晶化离子注入；去除所述保护层。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，所述半导体衬底包括MOS器件区，在所述半导体衬底上形成层间介电层；在所述层间介电层中形成第一接触孔开口，其中，所述第一接触孔开口分别露出所述MOS器件区的半导体衬底中预定形成源区和漏区的区域表面；在从所述第一接触孔开口中露出的所述源区和所述漏区的区域表面形成保护层；对露出的所述源区和所述漏区的区域进行预非晶化离子注入；去除所述保护层。2.如权利要求1所述的制造方法，其特征在于，所述保护层形成在所述第一接触孔开口的侧壁和底部。3.如权利要求1所述的制造方法，其特征在于，在所述MOS器件区的半导体衬底上形成有栅极结构，所述层间介电层包括形成在所述半导体衬底表面上的第一层间介电层以及覆盖所述第一层间介电层以及所述栅极结构的第二层间介电层，其中，在所述预非晶化离子注入之后，去除所述保护层之前，还包括以下步骤：在所述第二层间介电层中形成第二接触孔开口，所述第二接触孔开口露出所述栅极结构的部分顶面。4.如权利要求3所述的制造方法，其特征在于，形成所述第二接触孔开口的方法包括以下步骤：形成第一光刻胶层，以填充所述第一接触孔开口并覆盖所述第二层间介电层的表面；图案化所述第一光刻胶层，以形成图案化的第一光刻胶层，所述图案化的第一光刻胶层定义有所述第二接触孔开口的图案；以所述图案化的第一光刻胶层为掩膜，刻蚀所述第二层间介电层，停止于所述栅极结构的顶面，以形成所述第二接触孔开口；去除所述第一光刻胶层。5.如权利要求4所述的制造方法，其特征在于，使用灰化的...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31