【技术实现步骤摘要】
电荷存储单元以及制造电荷存储单元的方法相关申请的交叉引用本申请要求于2016年12月13日提交的欧洲专利申请号16203798.0的优先权，特此将该申请通过引用并入本文。
本公开涉及一种用于制造电荷存储单元的方法、一种电荷存储单元以及一种具有对应电荷存储单元的像素阵列。
技术介绍
使用光电二极管像素的图像传感器是已知的。这样的图像传感器具有多种应用。在一些应用中，可以提供像素阵列。在相机的全局快门安排中，在照相曝光期间，所有像素被同时从复位中释放并且开始同时集成。在特定的一段时间之后，所有像素然后被同时读出到临时存储器中，该临时存储器可以位于像素内部。然后，这个临时存储器可以被逐行扫描，其中，信号被放大或者被转换成数字值。
技术实现思路
根据一个方面，一种制造电荷存储单元的方法，该方法包括在衬底材料中提供第一沟槽和第二沟槽。用包括P掺杂剂和N掺杂剂之一的掺杂材料填充该第一沟槽，并且用第二沟槽材料填充该第二沟槽。该一种掺杂剂从该第一沟槽扩散从而提供与该第一沟槽相邻的掺杂区。移除该第一和第二沟槽中的材料，并且用电容型深沟槽隔离材料填充这些沟槽中的至少一个沟槽，以提供电容型...
【技术保护点】
1.一种制造半导体器件的方法，所述方法包括：提供具有第一沟槽和第二沟槽的半导体区；用掺杂材料填充所述第一沟槽并且用与所述掺杂材料不同的第二沟槽材料填充所述第二沟槽；使源自所述掺杂材料的掺杂剂从所述第一沟槽扩散，从而提供与所述第一沟槽相邻的掺杂区；将所述掺杂材料从所述第一沟槽移除并且将所述第二沟槽材料从所述第二沟槽移除；以及用深沟槽隔离材料填充所述第一和第二沟槽以提供电容型深沟槽隔离。
【技术特征摘要】
2016.12.13 EP 16203798.01.一种制造半导体器件的方法，所述方法包括：提供具有第一沟槽和第二沟槽的半导体区；用掺杂材料填充所述第一沟槽并且用与所述掺杂材料不同的第二沟槽材料填充所述第二沟槽；使源自所述掺杂材料的掺杂剂从所述第一沟槽扩散，从而提供与所述第一沟槽相邻的掺杂区；将所述掺杂材料从所述第一沟槽移除并且将所述第二沟槽材料从所述第二沟槽移除；以及用深沟槽隔离材料填充所述第一和第二沟槽以提供电容型深沟槽隔离。2.如权利要求1所述的方法，其中，所述掺杂区在电荷存储单元中提供电荷存储区，所述方法进一步包括形成与所述电荷存储区相邻的光电二极管。3.如权利要求1所述的方法，其中，所述掺杂区的深度至少等于所述第一沟槽的深度。4.如权利要求1所述的方法，其中，所述掺杂区从所述第一沟槽延伸至所述第二沟槽。5.如权利要求1所述的方法，其中，所述第二沟槽材料是未掺杂材料。6.如权利要求1所述的方法，进一步包括对所述掺杂区的上部部分进行掺杂以在所述掺杂区的所述上部部分中形成具有更高掺杂剂浓度的区。7.如权利要求1所述的方法，其中，所述掺杂材料包括掺杂氧化硅并且所述第二沟槽材料包括未掺杂氧化硅。8.如权利要求1所述的方法，其中，所述掺杂材料包括掺杂多晶硅并且所述第二沟槽材料包括未掺杂多晶硅。9.如权利要求1所述的方法，其中，使所述掺杂剂扩散包括执行退火工艺。10.如权利要求1所述的方法，其中，所述半导体区包括在所述第一沟槽的与所述第二沟槽相对的一侧的第三沟槽，所述方法进一步包括用所述第二沟槽材料填充所述第三沟槽，其中，所述掺杂剂从所述第一沟槽扩散以在所述第一沟槽与所述第二沟槽之间提供第一掺杂区并且在所述第一沟槽与所述第三沟槽之间提供第二掺杂区，所述第一掺杂区为第一电荷存储单元提供电荷存储区并且所述第二掺杂区为第二电荷存储单元提供电荷存储区。11.如权利要求1所述的方法，其中，所述半导体区包括在所述第二沟槽的与所述第一沟槽相对的一侧的第三沟槽，所述方法进一步包括用所述掺杂材料填充所述第三沟槽，其中，所述掺杂剂从所述第一沟槽和所述第三沟槽扩散从而在所述第一沟槽与所述第二沟槽之间提供第一掺杂区并且在所述第二沟槽与所述第三沟槽之间提供第二掺杂区，所述第一掺杂区为第一电荷存储单元提供电荷储存区并且所述第二掺杂区为第二电荷存储单元提供电荷存储区。12.如权利要求1所述的方法，其中，所述掺杂剂的扩散导致提供了另一掺杂区，所述另一掺杂区提供PN结。13.如权利要求1所述的方法，其中，所述第一沟...
【专利技术属性】
技术研发人员：L·斯塔克，
申请(专利权)人：意法半导体RD有限公司，
类型：发明
国别省市：英国,GB
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。