串行传输芯片及SERDES电路测试方法技术

本发明专利技术提供了一种串行传输芯片及SERDES电路测试方法，所述串行传输芯片中，测试数据生成模块向SERDES电路发送第一测试数据；比较数据生成模块在接收到SERDES电路发送的指示信号时，向错误数据注入模块发送第二测试数据；错误数据注入模块根据错误注入控制信号向数据比较模块的第一输入端发送第二测试数据，或者，发送在对第二测试数据按照预设方式注入错误信息后得到的第三测试数据；数据比较模块用于接收SERDES电路的输出数据，将输出数据分别与第二测试数据和第三测试数据比较，得到测试结果，达到对测试过程注入可控的错误信息，分别在错误信息注入前和错误信息注入后校验并确定测试结果，提高故障芯片的检出率。

【技术实现步骤摘要】
串行传输芯片及SERDES电路测试方法
本专利技术涉及串行器测试
，尤其是涉及一种串行传输芯片及SERDES电路测试方法。
技术介绍
串行器(serdes)是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。为了保证能够保证串行器在进行串并转换以及并串转换后数据能够正确输出，需要在串行器出厂前对串行器的发送端和接收端进行测试。首先通过载板将串行器的发送端和接收端连接，在利用测试模块对串行器的测试过程中，利用测试模块向串行器发送测试数据，当串行器的发送端或者接收端存在缺陷时，测试模块将无法接收到期望的接收数据，测试模块在接收到错误的接收数据时，输出错误计数信号，并且输出错误提示。然而，上述测试模块自身也可能会存在故障，例如，输出错误计数信号的模块故障，输出错误提示的模块故障以及测试过程出现错误等等，导致故障的串行器被当做是正常的串行器出厂，导致用户在使用串行器传输数据时出现错误，降低用户使用效率。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种串行传输芯片及SERDES电路测试方法，以缓解现有技术中存在的故障的串行器被当做是正常的串行器出厂，导致的用户在使用串行器传输数据时出现错误的技术问题。第一方面，本专利技术实施例提供了一种串行传输芯片，包括：测试数据生成模块、比较数据生成模块、错误数据注入模块和数据比较模块；所述测试数据生成模块的输出端与所述SERDES电路的输入端连接，用于向SERDES电路发送第一测试数据；所述比较数据生成模块的输入端与所述SERDES电路的输出端连接，所述比较数据生成模块的输出端与所述错误数据注入模块的第一输入端连接，用于在接收到所述SERDES电路发送的指示信号时，向所述错误数据注入模块发送第二测试数据；所述错误数据注入模块的第二输入端接入错误注入控制信号，用于根据所述错误注入控制信号向所述数据比较模块的第一输入端发送第二测试数据，或者，发送在对所述第二测试数据按照预设方式注入错误信息后得到的第三测试数据；所述数据比较模块的第二输入端与所述SERDES电路的输出端连接，用于接收所述SERDES电路的输出数据，将所述输出数据分别与所述第二测试数据和所述第三测试数据比较，得到测试结果。结合第一方面，本专利技术实施例提供了第一方面的第一种可能的实施方式，其中，所述按照预设方式注入错误信息后得到的第三测试数据与所述第二测试数据不同，所述预设方式包括：对所述第二测试数据中的至少一位数据取反，对所述第二测试数据平移至少一位，或者，对所述第二测试数据插入预设位数的数据。结合第一方面，本专利技术实施例提供了第一方面的第二种可能的实施方式，其中，所述错误数据注入模块包括：错误注入单元和选择单元；所述错误注入单元的输入端与所述比较数据生成模块的输出端连接，用于对所述比较数据生成模块注入错误信息，得到第三测试数据；所述选择单元的其中一个输入端与所述比较数据生成模块连接，用于接收第二测试数据，所述选择单元的另一个输入端与所述错误注入单元的输出端连接，用于接收所述第三测试数据；所述选择单元的输出端与所述数据比较模块的第二输入端连接，用于根据接入的所述错误注入控制信号向所述数据比较模块发送第二测试数据或者第三测试数据。结合第一方面，本专利技术实施例提供了第一方面的第三种可能的实施方式，其中，所述选择单元，还用于：当接收到错误注入控制信号为使能信号时，向所述数据比较模块发送第三测试数据；当接收到错误注入控制信号为非使能信号时，向所述数据比较模块发送第二测试数据。结合第一方面，本专利技术实施例提供了第一方面的第四种可能的实施方式，其中，所述数据比较模块，还用于：将所述输出数据与所述第二测试数据比较，得到第一比较值；将所述输出数据与所述第三测试数据比较，得到第二比较值；当所述第一比较值和所述第二比较值中的至少一个与其对应的预设参考值不同时，确定测试结果为所述SERDES电路故障；当所述第一比较值与其对应的预设参考值相同，且所述第二比较值与其对应的预设参考值相同，确定测试结果为所述SERDES电路正常。第二方面，本专利技术实施例还提供一种SERDES电路测试方法，包括：由测试数据生成模块向SERDES电路发送第一测试数据；当接收到所述SERDES电路发送的指示信号时，由比较数据生成模块生成第二测试数据，所述指示信号是所述SERDES电路在接收到所述第一测试数据后发送的，向错误数据注入模块发送第二测试数据；当接收到错误注入控制信号时，由错误数据注入模块根据所述错误注入控制信号向所述数据比较模块的第一输入端发送第二测试数据，或者，发送在对所述第二测试数据按照预设方式注入错误信息后得到的第三测试数据；当接收到所述SERDES电路的输出数据时，由数据比较模块将所述输出数据分别与所述第二测试数据和所述第三测试数据比较，得到测试结果。结合第二方面，本专利技术实施例提供了第二方面的第一种可能的实施方式，其中，所述按照预设方式注入错误信息后得到的第三测试数据与所述第二测试数据不同，所述预设方式包括：对所述第二测试数据中的至少一位数据取反，对所述第二测试数据平移至少一位，或者，对所述第二测试数据插入预设位数的数据。结合第二方面，本专利技术实施例提供了第二方面的第二种可能的实施方式，其中，所述由错误数据注入模块根据所述错误注入控制信号向所述数据比较模块的第一输入端发送第二测试数据，或者，发送在对所述第二测试数据按照预设方式注入错误信息后得到的第三测试数据，包括：由错误数据注入模块对所述比较数据生成模块注入错误信息，得到第三测试数据；当接收到错误注入控制信号为使能信号时，向所述数据比较模块发送第三测试数据；当接收到错误注入控制信号为非使能信号时，向所述数据比较模块发送第二测试数据。结合第二方面，本专利技术实施例提供了第二方面的第三种可能的实施方式，其中，所述由数据比较模块将所述输出数据分别与所述第二测试数据和所述第三测试数据比较，得到测试结果，包括：由数据比较模块将所述输出数据与所述第二测试数据比较，得到第一比较值；将所述输出数据与所述第三测试数据比较，得到第二比较值；当所述第一比较值和所述第二比较值中的至少一个与其对应的预设参考值不同时，确定测试结果为所述SERDES电路故障；当所述第一比较值与其对应的预设参考值相同，且所述第二比较值与其对应的预设参考值相同，确定测试结果为所述SERDES电路正常。第三方面，本专利技术实施例还提供一种具有处理器可执行的非易失的程序代码的计算机可读介质，所述程序代码使所述处理器执行所述第二方面所述的方法。本专利技术实施例带来了以下有益效果：本专利技术实施例通过利用测试数据生成模块的输出端与所述SERDES电路的输入端连接，用于向SERDES电路发送第一测试数据；利用比较数据生成模块的输入端与所述SERDES电路的输出端连接，比较数据生成模块的输出端与所述错误数据注入模块的第一输入端连接，用于在接收到所述SERDES电路发送的指示信号时，向所述错误数据注入模块发送第二测试数据；利用错误数据注入模块的第二输入端接入错误注入控制信号，用于根据所述错误注入控制信号向所述数据比较模块的第一输入端发送第二本文档来自技高网...

【技术保护点】
1.一种串行传输芯片，其特征在于，包括：SERDES电路、测试数据生成模块、比较数据生成模块、错误数据注入模块和数据比较模块；所述测试数据生成模块的输出端与所述SERDES电路的输入端连接，用于向SERDES电路发送第一测试数据；所述比较数据生成模块的输入端与所述SERDES电路的输出端连接，所述比较数据生成模块的输出端与所述错误数据注入模块的第一输入端连接，用于在接收到所述SERDES电路发送的指示信号时，向所述错误数据注入模块发送第二测试数据；所述错误数据注入模块的第二输入端接入错误注入控制信号，用于根据所述错误注入控制信号向所述数据比较模块的第一输入端发送第二测试数据，或者，发送在对所述第二测试数据按照预设方式注入错误信息后得到的第三测试数据；所述数据比较模块的第二输入端与所述SERDES电路的输出端连接，用于接收所述SERDES电路的输出数据，将所述输出数据分别与所述第二测试数据和所述第三测试数据比较，得到测试结果。

【技术特征摘要】
1.一种串行传输芯片，其特征在于，包括：SERDES电路、测试数据生成模块、比较数据生成模块、错误数据注入模块和数据比较模块；所述测试数据生成模块的输出端与所述SERDES电路的输入端连接，用于向SERDES电路发送第一测试数据；所述比较数据生成模块的输入端与所述SERDES电路的输出端连接，所述比较数据生成模块的输出端与所述错误数据注入模块的第一输入端连接，用于在接收到所述SERDES电路发送的指示信号时，向所述错误数据注入模块发送第二测试数据；所述错误数据注入模块的第二输入端接入错误注入控制信号，用于根据所述错误注入控制信号向所述数据比较模块的第一输入端发送第二测试数据，或者，发送在对所述第二测试数据按照预设方式注入错误信息后得到的第三测试数据；所述数据比较模块的第二输入端与所述SERDES电路的输出端连接，用于接收所述SERDES电路的输出数据，将所述输出数据分别与所述第二测试数据和所述第三测试数据比较，得到测试结果。2.根据权利要求1所述的串行传输芯片，其特征在于，所述按照预设方式注入错误信息后得到的第三测试数据与所述第二测试数据不同，所述预设方式包括：对所述第二测试数据中的至少一位数据取反，对所述第二测试数据平移至少一位，或者，对所述第二测试数据插入预设位数的数据。3.根据权利要求2所述的串行传输芯片，其特征在于，所述错误数据注入模块包括：错误注入单元和选择单元；所述错误注入单元的输入端与所述比较数据生成模块的输出端连接，用于对所述比较数据生成模块注入错误信息，得到第三测试数据；所述选择单元的其中一个输入端与所述比较数据生成模块连接，用于接收第二测试数据，所述选择单元的另一个输入端与所述错误注入单元的输出端连接，用于接收所述第三测试数据；所述选择单元的输出端与所述数据比较模块的第二输入端连接，用于根据接入的所述错误注入控制信号向所述数据比较模块发送第二测试数据或者第三测试数据。4.根据权利要求3所述的串行传输芯片，其特征在于，所述选择单元，还用于：当接收到错误注入控制信号为使能信号时，向所述数据比较模块发送第三测试数据；当接收到错误注入控制信号为非使能信号时，向所述数据比较模块发送第二测试数据。5.根据权利要求4所述的串行传输芯片，其特征在于，所述数据比较模块，还用于：将所述输出数据与所述第二测试数据比较，得到第一比较值；将所述输出数据与所述第三测试数据比较，得到第二比较值；当所述第一比较值和所述第二比较值中的至少一个与其对应的预设参考值不同时，确定测试结果为所述SERDES电路故...

【专利技术属性】
技术研发人员：张进，吕平，刘勤让，沈剑良，宋克，朱珂，王永胜，李沛杰，张波，王锐，何浩，李杨，肖峰，毛英杰，赵玉林，虎艳宾，张霞，杜延康，
申请(专利权)人：天津芯海创科技有限公司，天津市滨海新区信息技术创新中心，
类型：发明
国别省市：天津,12