晶圆级系统封装方法及封装结构技术方案

一种晶圆级系统封装方法及封装结构，封装方法包括：提供器件晶圆，包括器件区以及环绕器件区的切割道区，器件区的器件晶圆中集成有第一芯片，器件区的器件晶圆正面粘贴有第二芯片；刻蚀切割道区的正面，在器件晶圆内形成沟槽，沟槽至少延伸至第一芯片背向正面的表面；在器件晶圆的正面形成覆盖第二芯片的封装层，封装层还填充于沟槽内。本发明专利技术在形成封装层之前，在切割道区的器件晶圆内形成沟槽，因此封装层还位于沟槽内，从而减小后续切割工艺对器件晶圆造成的损伤，降低器件晶圆发生开裂的概率，相应降低第一芯片发生脱落的概率，而且沟槽中的封装层还对第一芯片起到保护作用，降低第一芯片受潮或被氧化的概率，从而提高封装体的性能。

【技术实现步骤摘要】
晶圆级系统封装方法及封装结构
本专利技术涉及半导体制造领域，尤其涉及一种晶圆级系统封装方法及封装结构。
技术介绍
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(BallGridArray，BGA)、芯片尺寸封装(ChipScalePackag，CSP)、晶圆级封装(WaferLevelPackage，WLP)、三维封装(3D)和系统封装(SiP)等。系统封装可以将多个不同功能的有源元件、无源元件、微机电系统(MEMS)、光学元件等其他元件组合到一个单元中，形成一个可提供多种功能的系统或子系统，允许异质IC集成。相比于系统级芯片(SystemonChip，SoC)，系统封装的集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的系统。目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装(WaferLevelPackageSysteminPackage，WLPSiP)，与传统的系统封装相比，晶圆级系统封装是在器件晶圆(CMOSWafer)本文档来自技高网...

【技术保护点】
1.一种晶圆级系统封装方法，其特征在于，包括：提供器件晶圆，所述器件晶圆包括器件区以及环绕所述器件区的切割道区，所述器件区的器件晶圆中集成有第一芯片，所述器件区的器件晶圆正面粘贴有第二芯片；刻蚀所述切割道区的器件晶圆正面，在所述器件晶圆内形成沟槽，所述沟槽至少延伸至所述第一芯片背向所述正面的表面；在所述器件晶圆的正面形成覆盖所述第二芯片的封装层，所述封装层还填充于所述沟槽内。

【技术特征摘要】
2017.09.30 CN 2017109170711;2017.09.30 CN 201710911.一种晶圆级系统封装方法，其特征在于，包括：提供器件晶圆，所述器件晶圆包括器件区以及环绕所述器件区的切割道区，所述器件区的器件晶圆中集成有第一芯片，所述器件区的器件晶圆正面粘贴有第二芯片；刻蚀所述切割道区的器件晶圆正面，在所述器件晶圆内形成沟槽，所述沟槽至少延伸至所述第一芯片背向所述正面的表面；在所述器件晶圆的正面形成覆盖所述第二芯片的封装层，所述封装层还填充于所述沟槽内。2.如权利要求1所述的晶圆级系统封装方法，其特征在于，所述沟槽底部与所述第一芯片背向所述正面的表面齐平；或者，所述沟槽位于所述切割道区的部分厚度器件晶圆内，且所述沟槽的深度大于所述第一芯片的厚度。3.如权利要求1所述的晶圆级系统封装方法，其特征在于，形成所述封装层后，还包括：对所述器件晶圆的背面进行减薄处理。4.如权利要求1或3所述的晶圆级系统封装方法，其特征在于，所述沟槽位于所述切割道区的部分厚度器件晶圆内，且所述沟槽的深度大于所述第一芯片的厚度；在所述减薄处理后，所述背面露出所述沟槽中的封装层。5.如权利要求1所述的晶圆级系统封装方法，其特征在于，所述沟槽的宽度为10μm至120μm。6.如权利要求1所述的晶圆级系统封装方法，其特征在于，所述封装层的材料为环氧树脂、粘片膜或干膜。7.如权利...

【专利技术属性】
技术研发人员：刘孟彬，罗海龙，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：浙江,33