电流产生电路和包括其的带隙基准电路及半导体器件制造技术

本公开涉及电流产生电路和包括其的带隙基准电路及半导体器件。提供一种电流产生电路，该电流产生电路包括：第一和第二双极晶体管；分别使得第一电流和第二电流流过第一和第二双极晶体管的电流分配电路，第一电流和第二电流与第一控制电压对应；设置在第一双极晶体管与第一电流分配电路之间的第一NMOS晶体管；设置在第二双极晶体管与第一电流分配电路之间的第二NMOS晶体管；第一电阻元件；根据第一NMOS晶体管的漏极电压和基准偏压向第一和第二NMOS晶体管的栅极输出第二控制电压的第一运算放大器；和根据第二NMOS晶体管的漏极电压和基准偏压产生第一控制电压的第二运算放大器。

Current generation circuit, bandgap reference circuit and semiconductor device including the current generation circuit

The present disclosure relates to a current generating circuit and a bandgap reference circuit and semiconductor device including the same. A current generating circuit includes a first and a second bipolar transistor, a current distributing circuit that causes the first and second currents to flow through the first and second bipolar transistors respectively, a first current and a second current corresponding to the first control voltage, and a first bipolar transistor and a first current arranged in the first bipolar transistor. The first NMOS transistor between the distribution circuit; the second NMOS transistor between the second bipolar transistor and the first current distribution circuit; the first resistance element; the first operational amplifier that outputs the second control voltage to the gate of the first and second NMOS transistors according to the drain voltage and the reference bias of the first NMOS transistor; And a second operational amplifier that generates a first control voltage according to a drain voltage and a reference bias of the second NMOS transistor.

【技术实现步骤摘要】
电流产生电路和包括其的带隙基准电路及半导体器件本申请是申请号为201510175400.0、申请日为2015年4月14日、名称为“电流产生电路和包括其的带隙基准电路及半导体器件”的专利技术专利申请的分案申请。(对相关申请的交叉引用)本申请基于在2014年4月14日提交的日本专利申请No.2014-082566并要求其优先权的益处，在此通过引用将其公开的全部内容并入本文。
本专利技术涉及电流产生电路以及包括电流产生电路的带隙基准电路和半导体器件。例如，本专利技术涉及适于产生高精度的电流的电流产生电路和包含上述的电流产生电路并且适于与温度无关地连续输出恒定基准电压的带隙基准电路和半导体器件。
技术介绍
带隙基准电路需要与其温度无关地连续输出恒定基准电压。在H.Neuteboom,B.M.J.Kup,andM.Janssens，“ADSP-basedhearinginstrumentIC”，IEEEJ.Solid-StateCircuits,vol.32,pp.1790-1806,Nov.1997中公开了与带隙基准电路有关的技术。在H.Neuteboom,B.M.J.Kup,andM.Janssens，“ADSP-basedhearinginstrumentIC”，IEEEJ.Solid-StateCircuits,vol.32,pp.1790-1806,Nov.1997中公开的带隙基准电路通过使流过由两个双极晶体管、运算放大器和电阻元件形成的电流路径的电流具有正的温度依赖性并且通过基极与发射极之间的电压具有负的温度依赖性的双极晶体管与上述的电流成比例地馈送电流，与其温度无关地产生恒定基准电压。此外，日本未审专利申请公布No.2011-198093和No.2011-81517公开了用于减少由运算放大器的偏移电压导致的基准电压的误差的技术。
技术实现思路
本专利技术的专利技术人发现了以下问题。为了与其温度无关地输出恒定基准电压，在H.Neuteboom,B.M.J.Kup,andM.Janssens，“ADSP-basedhearinginstrumentIC”，IEEEJ.Solid-StateCircuits,vol.32,pp.1790-1806,Nov.1997中公开的带隙基准电路需要高精度地产生具有正的温度依赖性的电流。但是，由于运算放大器被设置在具有正的温度依赖性的电流流过的电流路径上，因此，由于运算放大器的偏移电压的影响，在流过该电流路径的电流中出现误差。因此，存在这样的问题：在H.Neuteboom,B.M.J.Kup,andM.Janssens，“ADSP-basedhearinginstrumentIC”，IEEEJ.Solid-StateCircuits,vol.32,pp.1790-1806,Nov.1997中公开的带隙基准电路中设置的电流产生单元受运算放大器的偏移电压影响并由此不能高精度地产生具有正的温度依赖性的电流。作为结果，存在该带隙基准电路不能与其温度无关地连续输出恒定基准电压的问题。从结合附图给出的某些实施例的以下描述，要解决的其它问题和创新特征将更加明显。本专利技术的第一方面是一种电流产生电路，该电流产生电路包括：第一和第二双极晶体管；分别根据第一控制电压使得第一和第二电流在第一和第二双极晶体管的集电极与发射极之间流动的第一电流分配电路；设置在第一双极晶体管与第一电流分配电路之间的第一NMOS晶体管，第一NMOS晶体管的栅极被供给第二控制电压；设置在第二双极晶体管与第一电流分配电路之间的第二NMOS晶体管，第二NMOS晶体管的栅极被供给第二控制电压；设置在第二NMOS晶体管与第二双极晶体管之间的第一电阻元件；根据第一NMOS晶体管的漏极电压和基准偏压产生第二控制电压的第一运算放大器；和根据第二NMOS晶体管的漏极电压和基准偏压产生第一控制电压的第二运算放大器。本专利技术的另一方面是一种电流产生电路，该电流产生电路包括：第一和第二双极晶体管；分别基于控制电压使得第一和第二电流在第一和第二双极晶体管的集电极与发射极之间流动的电流分配电路；设置在第一双极晶体管与电流分配电路之间的第一NMOS晶体管，第一NMOS晶体管的栅极和漏极相互连接；设置在第二双极晶体管与电流分配电路之间的第二NMOS晶体管，第二NMOS晶体管的栅极与第一NMOS晶体管的栅极和漏极连接；设置在第二NMOS晶体管与第二双极晶体管之间的第一电阻元件；和根据第一和第二NMOS晶体管中的每一个的漏极电压产生控制电压的运算放大器。根据上述的方面，能够提供能够产生高精度的电流的电流产生电路和包含上述的电流产生电路并且能够与温度无关地连续输出恒定基准电压的带隙基准电路和半导体器件。附图说明从结合附图给出的某些实施例的以下描述，以上和其它的方面、优点和特征将更加明显，在这些附图中：图1是表示根据第一实施例的电流产生电路的电路图；图2是表示设置在图1所示的电流产生电路中的电流分配电路的细节的电路图；图3是表示设置在图1所示的电流产生电路中的电流分配电路的变更例的电路图；图4是表示设置在图1所示的电流产生电路中的运算放大器的电路图；图5是表示在三阱工艺中形成的晶体管的截面图；图6是表示在单阱工艺中形成的晶体管的截面图；图7是表示图1所示的电流产生电路的变更例的电路图；图8是表示根据第二实施例的带隙基准电路的电路图；图9表示设置在图8所示的带隙基准电路的PTAT电流产生回路上的MOS晶体管的细节；图10是表示根据比较例的带隙基准电路的电路图；图11是表示基准电压Vbgr的变动特性的示图；图12是表示图8所示的带隙基准电路的变更例的电路图；图13是表示根据第三实施例的带隙基准电路的电路图；图14是表示根据第四实施例的带隙基准电路的电路图；图15是表示图14所示的带隙基准电路的第一特定例子的电路图；图16是表示图14所示的带隙基准电路的第二特定例子的电路图；图17是表示根据第五实施例的带隙基准电路的电路图；图18是表示二次特性补偿前后的基准电压Vbgr的特性的示图；图19是表示根据第六实施例的电流产生电路的电路图；图20是表示应用图19所示的电流产生电路的带隙基准电路的电路图；图21是表示根据第七实施例的电流产生电路的电路图；图22是表示应用图21所示的电流产生电路的带隙基准电路的电路图；图23是表示根据第八实施例的电流产生电路的电路图；图24是表示应用图23所示的电流产生电路的带隙基准电路的电路图；图25是表示根据第九实施例的基准电压和基准电流产生电路的电路图；图26表示设置在图25所示的基准电压和基准电流产生电路中的内部基准电流产生电路；图27表示设置在图25所示的基准电压和基准电流产生电路中的基准电压和基准电流产生部分；以及图28是表示包含其中设置了图25所示的基准电压和基准电流产生电路的半导体器件的电子系统的框图。具体实施方式以下参照附图解释实施例。应当注意，以简化的方式给出附图，因此，不应基于这些附图狭义解释实施例的技术范围。并且，相同的部件被分配相同的符号，并且省略它们的重复的解释。在以下的实施例中，当必要时，通过使用单独的部分或单独的实施例解释本专利技术。但是，除非另外规定，否则这些实施例不是彼此不相关的。即，它们以一个实施例是另一实施例的一本文档来自技高网...

【技术保护点】
1.一种半导体器件，具备：基准电压电流产生电路，产生基准电压以及基准电流中的至少任一个；内部LDO调节器，产生与所述基准电压以及基准电流中的至少任一个对应的内部电源电压；传感器部，通过所述内部电源电压被驱动，将从外部输入的模拟信号转换成数字信号；以及数字部，通过所述内部电源电压被驱动，对从所述传感器部接收到的所述数字信号执行预定的处理，并输出处理结果，所述基准电压电流产生电路具备：带隙基准电路；以及基准电压电流产生部，根据从所述带隙基准电路输出的电压，产生所述基准电压和所述基准电流中的至少任一个，所述带隙基准电路具备：第二电阻元件；第一双极晶体管，第一双极晶体管的基极和集电极相互连接；第二双极晶体管，第二双极晶体管的基极和集电极相互连接；第一电流分配电路，使与第一控制电压对应的第一电流和与该第一电流成比例的第二电流在所述第一双极晶体管和所述第二双极晶体管各自的集电极和发射极之间流过，并且还使与所述第一电流和所述第二电流成比例的第三电流流过所述第二电阻元件；第一NMOS晶体管，设置在所述第一双极晶体管与所述第一电流分配电路之间，栅极被供给第二控制电压；第二NMOS晶体管，设置在所述第二双极晶体管与所述第一电流分配电路之间，栅极被供给所述第二控制电压；第一电阻元件，设置在所述第二NMOS晶体管与所述第二双极晶体管之间；第一运算放大器，产生与所述第一NMOS晶体管的漏极电压和基准偏压对应的所述第二控制电压；第二运算放大器，产生与所述第二NMOS晶体管的漏极电压和所述基准偏压对应的所述第一控制电压；第三电阻元件；第二电流分配电路，使第四电流流过所述第三电阻元件，并且还使与所述第四电流成比例的第五电流在流过所述第三电流的所述第二电阻元件中流过；以及第三NMOS晶体管，设置在所述第三电阻元件与所述第二电流分配电路之间，栅极被供给所述第二控制电压，输出与所述第二电阻元件的电阻值以及流过所述第二电阻元件的电流的值对应的所述电压。...

【技术特征摘要】
2014.04.14 JP 2014-0825661.一种半导体器件，具备：基准电压电流产生电路，产生基准电压以及基准电流中的至少任一个；内部LDO调节器，产生与所述基准电压以及基准电流中的至少任一个对应的内部电源电压；传感器部，通过所述内部电源电压被驱动，将从外部输入的模拟信号转换成数字信号；以及数字部，通过所述内部电源电压被驱动，对从所述传感器部接收到的所述数字信号执行预定的处理，并输出处理结果，所述基准电压电流产生电路具备：带隙基准电路；以及基准电压电流产生部，根据从所述带隙基准电路输出的电压，产生所述基准电压和所述基准电流中的至少任一个，所述带隙基准电路具备：第二电阻元件；第一双极晶体管，第一双极晶体管的基极和集电极相互连接；第二双极晶体管，第二双极晶体管的基极和集电极相互连接；第一电流分配电路，使与第一控制电压对应的第一电流和与该第一电流成比例的第二电流在所述第一双极晶体管和所述第二双极晶体管各自的集电极和发射极之间流过，并且还使与所述第一电流和所述第二电流成比例的第三电流流过所述第二电阻元件；第一NMOS晶体管，设置在所述第一双极晶体管与所述第一电流分配电路之间，栅极被供给第二控制电压；第二NMOS晶体管，设置在所述第二双极晶体管与所述第一电流分配电路之间，栅极被供给所述第二控制电压；第一电阻元件，设置在所述第二NMOS晶体管与所述第二双极晶体管之间；第一运算放大器，产生与所述第一NMOS晶体管的漏极电压和基准偏压对应的所述第二控制电压；第二运算放大器，产生与所述第二NMOS晶体管的漏极电压和所述基准偏压对应的所述第一控制电压；第三电阻元件；第二电流分配电路，使第四电流流过所述第三电阻元件，并且还使与所述第四电流成比例的第五电流在流过所述第三电流的所述第二电阻元件中流过；以及第三NMOS晶体管，设置在所述第三电阻元件与所述第二电流分配电路之间，栅极被供给所述第二控制电压，输出与所述第二电阻元件的电阻值以及流过所述第二电阻元件的电流的值对应的所述电压。2.根据权利要求1所述的半导体器件，其中，所述第一双极晶体管和所述第二双极晶体管均是PNP型双极晶体管。3.根据权利要求1所述的半导体器件，其中，所述第一NMOS晶体管和所述第二NMOS晶体管均是耗尽型或自然型MOS晶体管。4.根据权利要求1所述的半导体器件，其中，所述带隙基准电路还具备：第一补充电阻元件，设置在所述第一双极晶体管的集电极与发射极之间；和第二补充电阻元件，设置在所述第二双极晶体管的集电极与发射极之间。5.一种电子系统，具备：半导体器件；外部LDO调节器；以及外部电容器，所述半导体器件具备：基准电压电流产生电路，通过来自所述外部LDO调节器的电源电压被驱动，产生基准电压以及基准电流中的至少任一个；内部LDO调节器，通过来自所述外部LDO调节器的电源电压被驱动，产生与所述基准电压以及基准电流中的至少任一个对应的内部电源电压；传感器部，通过来自所述外部LDO调节器的电源电压以及由所述外部电容器去除了噪声的所述内部电源电压被驱动，将从外部输入的模拟信号转换成数字信号；以及数字部，通过所述内部电源电压被驱动，对从所述传感器部接收到的所述数字信号执行预定的处理，并输出处理结果，所述基准电压电流产生电路具备：带隙基准电路；以及基准电压电流产生部，根据从所述带隙基准电路输出的电压，产生所述基准电压和所述基准电流中的至少任一个，所述带隙基准电路具备：第二电阻元件；第一双极晶体管，第一双极晶体管的基极和集电极相互连接；第二双极晶体管，第二双极晶体管的基极和集电极相互连接；第一电流分配电路，使与第一控制电压对应的第一电流和与该第一电流成比例的第二电流在所述第一双极晶体管和所述第二双极晶体管各自的集电极和发射极之间流过，并且还使与所述第一电流和所述第二电流成比例的第三电流流过所述第二电阻元件；第一NMOS晶体管，设置在所述第一双极晶体管与所述第一电流分配电路之间，栅极被供给第二控制电压；第二NMOS晶体管，设置在所述第二双极晶体管与所述第一电流分配电路之间，栅极被供给所述第二控制电压；第一电阻元件，设置在所述第二NMOS晶体管与所述第二双极晶体管之间；第一运算放大器，产生与所述第一NMOS晶体管的漏极电压和基准偏压对应的所述第二控制电压；第二运算放大器，产生与所述第二NMOS晶体管的漏极电压和所述基准偏压对应的所述第一控制电压；第三电阻元件；第二电流分配电路，使第四电流流过所述第三电阻元件，并且还使与所述第四电流成比例的第五电流在流过所述第三电流的所述第二电阻元件中流过；以及第三NMOS晶体管，设置在所述第三电阻元件与所述第二电流分配电路之间，栅极被供给所述第二控制电压，输出与所述第二电...

【专利技术属性】
技术研发人员：元泽笃史，奥田裕一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP