电子组件制造方法技术

本公开涉及一种电子组件制造方法。该电子组件制造方法包括：制备包括导电构件的结构；在该结构的表面上形成包括与该导电构件电连接的第一部分和第二部分的种子金属层；在种子金属层的第二部分被第一构件覆盖的状态下，在种子金属层的第一部分上形成镀层；经由该镀层在种子金属层的第一部分上形成导电的第二构件；以及在该镀层被第二构件覆盖的状态下，蚀刻种子金属层的第二部分。

Electronic component manufacturing method

The disclosure relates to a method for manufacturing an electronic component. The manufacturing method of the electronic assembly includes: preparing a structure including a conductive member; forming a seed metal layer including the first part and the second part electrically connected with the conductive member on the surface of the structure; forming on the first part of the seed metal layer when the second part of the seed metal layer is covered by the first member; Coating; forming a conductive second member on the first part of the seed metal layer through the coating; and etching the second part of the seed metal layer when the coating is covered by the second member.

【技术实现步骤摘要】
电子组件制造方法
本公开总体地涉及电子组件制造方法。
技术介绍
一种电子组件包括：包括半导体基板和布线结构的结构，以及与该布线结构内部的导电构件(导电图案)连接的电极(参见日本专利申请公开No.2014-183185)。通过以使得导电构件暴露于外部的方式在该结构中形成开口并在该开口中形成金属构件而获得该电极。为了适当地形成该电极，在该开口中形成种子金属层作为金属构件的基层。种子金属层通过溅射等在该结构的其中形成有开口的一侧的表面(下文中，其中形成有开口的表面)上形成。在形成以上金属构件(镀层)之后，通过蚀刻去除种子金属层的不必要部分。
技术实现思路
由于以上的为去除种子金属层的不必要部分而执行的蚀刻，金属构件可以被局部地变薄或去除。结果，电极的电阻可以增加或电极可以断开，导致电子组件的电特性的劣化或其产量的劣化。本公开涉及提供改善电子组件的电特性或其产量的有利技术。根据本公开的一个方面，一种电子组件制造方法包括：制备包括导电构件的结构；在该结构的表面上形成包括与该导电构件电连接的第一部分和第二部分的种子金属层；在种子金属层的第二部分被第一构件覆盖的状态下，在种子金属层的第一部分上形成镀层；经由该镀层在种子金属层的第一部分上形成导电的第二构件；以及在该镀层被第二构件覆盖的状态下，蚀刻种子金属层的第二部分。根据以下参照附图对示例性实施例的描述，本公开的其他特征将变得清楚。附图说明图1例示了根据第一示例性实施例的电子组件的配置示例。图2A至图2G和图3A至图3G例示了用于制造电子组件的方法的示例。图4例示了根据第二示例性实施例的电子组件的配置示例。图5A至图5G和图6A至图6G例示了用于制造电子组件的方法的示例。具体实施方式在下文中，将参照附图描述本公开的合适的示例性实施例。提供各个附图仅是为了描述结构或配置，并且所示的各个构件的尺寸不一定反映其实际尺寸。此外，在附图中，对具有相同特征的构件或组件提供相同的附图标记，并且将避免对其的冗余描述。图1示意性地例示根据第一示例性实施例的电子组件1的配置。在以下描述中，存在其中使用指示诸如“上”和“下”之类的方向的表达的情况。当这样的表达用于两个构件时，其指示这两个构件的相对位置。电子组件1在本示例性实施例中是半导体器件，并且包括结构10、经由粘合层13固定到结构10的上表面SU的玻璃基板14以及形成在结构10的底面SB中的电极20。结构10包括基板11和形成在基板11上的布线结构12。基板11包括半导体基板110和元件111。虽然半导体基板110在本示例性实施例中是硅基板，但是半导体基板110也可以通过使用诸如砷化镓之类的不同种类的半导体材料来形成。元件111形成在半导体基板110中。虽然图1例示了单个金属氧化物半导体(MOS)晶体管作为元件111，但是包括其他无源元件和有源元件的多个元件111也形成在半导体基板110中。MOS晶体管元件111包括阱区域111WL和栅极电极111GT。阱区域111WL包括图1中没有例示的漏极区域、源极区域和沟道区域。栅极电极111GT经由栅极绝缘膜(未例示)而形成在阱区域111WL的上方。元件111通过形成在半导体基板110中的元件隔离部分112而与其它元件电分离。在本示例性实施例中，虽然使用浅沟槽隔离(STI)来形成元件隔离部分112，但是可以可选地使用另一种技术。布线结构12包括绝缘构件120和布线部分121。绝缘构件120通过层叠诸如氧化硅、氮化硅和氮氧化硅层之类的绝缘层而形成。在本示例性实施例中，布线部分121被包括在绝缘构件120中并且包括导电构件1211至1214。导电构件1211经由接触插塞CT1而电连接到栅极电极111GT。导电构件1212和1213分别经由接触插塞CT2和CT3而电连接到阱区域111WL的漏极区域和源极区域。虽然布线结构12在本示例性实施例中包括单个布线层，但是布线结构12可以具有其中使用两个或更多个布线层的多层布线结构。电极20形成在结构10的底面SB中形成的开口OP中，并被电连接到导电构件1214。绝缘保护膜15形成在结构10的底面SB上，并形成在开口OP的侧面上。该保护膜15将电极20与半导体基板110电隔离。如下面将更详细描述的，电极20在本示例性实施例中包括阻挡金属层201、种子金属层202A、镀层203和保护膜204A。在图2A中的步骤中，制备基板11。可以通过使用已知的半导体制造工艺在半导体基板110上形成元件111来获得基板11。接下来，在图2B中的步骤中，在基板11上形成布线结构12以获得结构10。通过次大气压(sub-atmospheric)化学气相沉积(SACVD)形成硼磷硅(borophosphosilicate)玻璃(BPSG)膜作为本示例性实施例中的布线结构12中的绝缘构件120。此外，在本示例性实施例中，铝(Al)用于布线结构12中的布线部分121的导电构件1211至1214，并且钨(W)用于接触插塞CT1至CT3。作为另一示例性实施例，可以使用双镶嵌(damascene)方法来形成布线部分121。在这种情况下，例如，导电构件1211和接触插塞CT1被整体形成(对于导电构件1212和接触插塞CT2以及对于导电构件1213和接触插塞CT3同样适用)。虽然在本示例性实施例中布线结构12包括单个布线层，但是布线结构12可以具有多层布线结构。在这种情况下，可以例如通过重复地交替形成层间绝缘层和布线层来获得布线结构12。在图2C中的步骤中，玻璃基板14经由粘合层13而形成在结构10的上表面SU上。虽然在本示例性实施例中使用厚度为0.5mm的石英玻璃板作为玻璃基板14，但是也可以可选地使用具有期望强度的不同的板。接下来，在图2D中的步骤中，对半导体基板110的背面执行背面研磨处理，以将半导体基板110变薄。在本示例性实施例中，将半导体基板110变薄至约为0.2mm的厚度。只要在图2D中的步骤中半导体基板110具有足够的强度，就能够以任何方式形成玻璃基板14。在图2E中的步骤中，开口OP形成在结构10的底面SB中。以使得布线结构12中的导电构件1214暴露于外部的方式形成开口OP。通过在底面SB上形成抗蚀剂图案91并利用该抗蚀剂图案91执行蚀刻来执行该步骤。该蚀刻是作为使用Bosch工艺的干法蚀刻的深度反应离子蚀刻(RIE)，并且开口OP被形成为在垂直方向(在垂直于底面SB的方向)上延伸。在本示例性实施例中，作为该干法蚀刻，通过使用CF4、C4F8、O2和Ar的混合气体来执行电容耦合的RIE。在图2F中的步骤中，绝缘保护膜15形成在结构10的底面SB和开口OP的侧面上。通过在底面SB上和在开口OP中通过等离子体CVD形成保护膜15并且通过以使得导电构件1214暴露于外部的方式执行干法蚀刻来执行该步骤。在本示例性实施例中，作为该干法蚀刻，通过使用CF4、C4F8、O2和Ar的混合气体来执行电容耦合的RIE。虽然在本示例性实施例中保护膜15是厚度为1.5μm的氧化硅膜，但是作为另一示例性实施例，可以可选地使用诸如氮化硅膜之类的不同的绝缘材料。在图2G中的步骤中，形成阻挡金属层201以覆盖结构10的底面SB和开口OP的内壁。更具体地说，形成阻挡金属层201以经由保护膜15覆盖结本文档来自技高网...

【技术保护点】
1.一种电子组件制造方法，其特征在于，包括：制备包括导电构件的结构；在所述结构的表面上形成包括与所述导电构件电连接的第一部分和第二部分的种子金属层；在所述种子金属层的第二部分被第一构件覆盖的状态下，在所述种子金属层的第一部分上形成镀层；经由所述镀层在所述种子金属层的第一部分上形成导电的第二构件；以及在所述镀层被所述第二构件覆盖的状态下，蚀刻所述种子金属层的第二部分。

【技术特征摘要】
2017.02.28 JP 2017-0375341.一种电子组件制造方法，其特征在于，包括：制备包括导电构件的结构；在所述结构的表面上形成包括与所述导电构件电连接的第一部分和第二部分的种子金属层；在所述种子金属层的第二部分被第一构件覆盖的状态下，在所述种子金属层的第一部分上形成镀层；经由所述镀层在所述种子金属层的第一部分上形成导电的第二构件；以及在所述镀层被所述第二构件覆盖的状态下，蚀刻所述种子金属层的第二部分。2.根据权利要求1所述的电子组件制造方法，其中，所述结构具有开口，在所述开口中所述导电构件暴露，并且其中，所述种子金属层的第一部分覆盖所述开口的侧面和所述开口的周边部分。3.根据权利要求2所述的电子组件制造方法，其中，所述镀层被形成为覆盖所述开口的侧面和底面，并在所述开口的内部留有空间。4.根据权利要求3所述的电子组件制造方法，其中，所述第二构件被形成为覆盖所述镀层的一部分，所述镀层的该部分覆盖所述开口的侧面。5.根据权利要求4所述的电子组件制造方法，其中，所述第二构件的形成包括：通过沉积在所述镀层上形成包括所述第二构件的膜，以及通过回蚀处理去除所形成的膜的一部分。6.根据权利要求2所述的电子组件制造方法，其中，所述开口的侧面包括在所述开口内部的浅位置处的倾斜部分以及在所述开口内部的深位置处的具有比所述倾斜部分更小的倾斜角度的部分。7.根据权利要求6所述的电子组件制造方法，其中，所述第二构件被形成为与到所述倾斜部分的距离相比更靠近具有更小的倾斜角度的所述部分。8.根据权利要求2所述的电子组件制造方法，其中，在形成所述开口之前，将板固定...

【专利技术属性】
技术研发人员：数永友一，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：日本,JP