一种虚拟接地闪存读取电路制造技术

本发明专利技术公开一种虚拟接地闪存读取电路，包括：虚拟接地闪存阵列、列译码电路、电压控制电路以及灵敏放大器，所述电压控制电路用于将选中存储单元邻近存储单元的两条位线对应的列译码单元的另一端相连，并将该两条位线后的两条位线的位线电压通过电压跟随器调整为与选中存储单元的位线电压一致以避免读出电流损耗或被干扰，本发明专利技术可提高虚拟接地闪存电路读操作输出的准确性。

A virtual grounding flash memory reading circuit

The invention discloses a virtual grounded flash memory reading circuit, which comprises a virtual grounded flash memory array, a column decoding circuit, a voltage control circuit and a sensitive amplifier. The voltage control circuit is used to connect the other end of a column decoding unit corresponding to two bit lines of a selected storage unit adjacent to a storage unit and to connect the two bits of the column decoding unit. The bit-line voltage of the two bit-lines behind the line is adjusted by a voltage follower to be consistent with the bit-line voltage of the selected storage unit to avoid the loss of read-out current or interference. The invention can improve the accuracy of the read-out operation output of the virtual grounded flash memory circuit.

【技术实现步骤摘要】
一种虚拟接地闪存读取电路
本专利技术涉及存储器
，特别是涉及一种虚拟接地闪存读取电路。
技术介绍
图1为一种现有技术的虚拟接地闪存读取电路的电路示意图，如图1所示，该虚拟接地闪存读取电路包括虚拟接地闪存阵列10、列译码电路20、电压控制电路30和灵敏放大器40。虚拟接地闪存阵列10由若干虚拟接地存储单元组成，用于存储信息，图示仅给出选中存储单元及其邻近的4个存储单元Cell0、Cell1、Cell2、Cell3；列译码电路20由NMOS管M00/M10、M1/M11、M02/M12、M03/M13组成，用于在列控制信号Y0和Y1的控制下将选中存储单元的读出电流传输至灵敏放大器40的输入端；电压控制电路30由两个电压跟随器组成，用于将选中存储单元之邻近存储单元的位线电压调整为与选中存储单元的位线电压一致以避免读出电流损耗或被干扰；灵敏放大器40一般为比较器和反相器组成，用于将读出电流与参考电流进行比较以得到选中存储单元的存储信息。具体地，对于一个M*N的存储阵列，第一控制栅线CG0i、字线WLi和第二控制栅线CG1i分别连接至存储单元Celli的第一控制栅端、字线端和第二控制栅端(i＝0，1，2，3，……，M-1)，位线BL0连接至存储单元Cell0的源极端和列译码管M00的漏极，位线BLj连接至存储单元Cell(j-1)的漏极端、存储单元Cellj的源极端和列译码管M0j的漏极(j＝1，2，3，……，N-1)，位线BLN连接至存储单元Cell(N-1)的漏极端和列译码管M0N的漏极，列译码管M0j的源极连接列译码管M1j的漏极(j＝0，1，2，3，……，N)，列控制信号Y0和Y1分别连接至列译码管M0j的栅极和列译码管M1j的栅极(j＝0，1，2，3，……，N)，列译码管M10的源极连接地(选中Cell0)，列译码管M11的源极即D点连接至灵敏放大器40的输入端和电压跟随器1/2的输入端(选中Cell0)，列译码管M12的源极连接至电压跟随器1的输出端即P1点，列译码管M13的源极连接至电压跟随器2的输出端即P2点，灵敏放大器40的输出连接至后续处理电路(未示出)。电压控制电路30的电压跟随器使得选中存储单元之邻近存储单元的列译码输出节点即P1点和P2点电压钳制在与选中存储单元的列译码输出节点即D点相同的电压。在读取操作过程中，由于列译码电路20的译码阵列MOS管M01/M11和M02/M12流过的电流大小不同，选中存储单元的位线电压即F点电压(位线BL1电压)和选中存储单元之邻近存储单元的位线电压即G点电压(位线BL2电压)之间存在电压差，F点的电压小于G点电压，出现了从G点流向F点的侧边漏电Ileak，灵敏放大器读取到的电流Isense并不等于选中存储单元的读出电流Icell，而是小于Icell，即Isense＝Icell-Ileak，影响了读余量，降低了闪存读操作输出的准确性。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种虚拟接地闪存读取电路以提高虚拟接地闪存电路读操作输出的准确性。为达上述及其它目的，本专利技术提出一种虚拟接地闪存读取电路，包括：虚拟接地闪存阵列、列译码电路、电压控制电路以及灵敏放大器，所述电压控制电路用于将选中存储单元邻近存储单元的两条位线对应的列译码单元的另一端相连，并将该两条位线后的两条位线的位线电压通过电压跟随器调整为与选中存储单元的位线电压一致以避免读出电流损耗或被干扰。进一步地，所述电压控制电路包括多个电压跟随器，以通过电压跟随器将其他位线电压调整为与选中存储单元的位线电压一致。进一步地，所述电压控制电路使得所述灵敏放大器检测到的电流与流经存储单元的电流相近或相等。进一步地，所述列译码电路包括多个列译码单元，用于在列控制信号Y0和Y1的控制下利用各列译码单元通过位线将选中存储单元的读出电流传输至灵敏放大器的输入端。进一步地，所述列译码单元包括两个源漏相接的MOS管，该源漏相接的两个MOS管的另一漏极接相应存储单元的位线。进一步地，所述MOS管为NMOS管。进一步地，所述选中存储单元对应的列译码单元的另一源极端连接邻近存储单元中紧邻的位线对应的列译码单元的另一源极端，所述选中存储单元对应的列译码单元的另一源极端还通过电压跟随器连接其他列译码单元的另一源极端。进一步地，所述虚拟接地闪存阵列包括若干虚拟接地存储单元，用于存储信息。进一步地，若还有其他位线，则将其他位线悬浮进一步地，所述灵敏放大器包括比较器和反相器。与现有技术相比，本专利技术一种虚拟接地闪存读取电路通过将选中存储单元对应的列译码单元的另一端连接邻近存储单元中紧邻的位线对应的列译码单元的另一端，并将其他位线电压通过电压跟随器调整为与选中存储单元的位线电压一致以避免读出电流损耗或被干扰，提高了虚拟接地闪存电路读操作输出的准确性。附图说明图1为一种现有技术的虚拟接地闪存读取电路的电路示意图；图2为本专利技术一种虚拟接地闪存读取电路之较佳实施例的电路结构图。具体实施方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图2为本专利技术一种虚拟接地闪存读取电路之较佳实施例的电路结构图。如图2所示，本专利技术一种虚拟接地闪存读取电路包括虚拟接地闪存阵列10、列译码电路20、电压控制电路30和灵敏放大器40。其中，虚拟接地闪存阵列10由若干虚拟接地存储单元组成，用于存储信息，图示仅给出选中存储单元及其邻近的共4个存储单元Cell0、Cell1、Cell2、Cell3，本专利技术不以此为限；列译码电路20由多个列译码单元(在本专利技术实施例中，由对应四个存储单元的位线5个列译码单元NMOS管M00/M10、M1/M11、M02/M12、M03/M13组成，但不以此为限)组成，用于在列控制信号Y0和Y1的控制下利用各列译码单元通过位线将选中存储单元的读出电流传输至灵敏放大器40的输入端；电压控制电路30由两个电压跟随器组成，将选中存储单元的邻近存储单元的两条位线对应的列译码单元的另一端相连，并将该两条位线后的两条位线的位线电压通过电压跟随器调整为与选中存储单元的位线电压一致以避免读出电流损耗或被干扰；灵敏放大器40由比较器和反相器组成，用于将读出电流与参考电流进行比较以得到选中存储单元的存储信息。具体地，对于一个M*N的存储阵列，第一控制栅线CG0i、字线WLi和第二控制栅线CG1i分别连接至存储单元Celli的第一控制栅端、字线端和第二控制栅端(i＝0，1，2，3，……，M-1)，位线BL0连接至存储单元Cell0的源极端和列译码管M00的漏极，位线BLj连接至存储单元Cell(j-1)的漏极端、存储单元Cellj的源极端和列译码管M0j的漏极(j＝1，2，3，……，N-1)，位线BLN连接至存储单元Cell(N-1)的漏极端和列译码管M0N的漏极，列译码管M0j的源极连接列译码管M1j的漏极(j＝0，1，2，3，……，N)，列控制信号Y0和Y1分别连接至列译码管M0j的栅极和列译码管M1j的栅极(j＝0，1本文档来自技高网...

【技术保护点】
1.一种虚拟接地闪存读取电路，包括：虚拟接地闪存阵列、列译码电路、电压控制电路以及灵敏放大器，其特征在于：所述电压控制电路用于将选中存储单元邻近存储单元的两条位线对应的列译码单元的另一端相连，并将该两条位线后的两条位线的位线电压通过电压跟随器调整为与选中存储单元的位线电压一致以避免读出电流损耗或被干扰。

【技术特征摘要】
1.一种虚拟接地闪存读取电路，包括：虚拟接地闪存阵列、列译码电路、电压控制电路以及灵敏放大器，其特征在于：所述电压控制电路用于将选中存储单元邻近存储单元的两条位线对应的列译码单元的另一端相连，并将该两条位线后的两条位线的位线电压通过电压跟随器调整为与选中存储单元的位线电压一致以避免读出电流损耗或被干扰。2.如权利要求1所述的一种虚拟接地闪存读取电路，其特征在于：所述电压控制电路包括两个电压跟随器，以通过电压跟随器将其他位线电压调整为与选中存储单元的位线电压一致。3.如权利要求1所述的一种虚拟接地闪存读取电路，其特征在于：所述电压控制电路使得所述灵敏放大器检测到的电流与流经存储单元的电流相近或相等。4.如权利要求1所述的一种虚拟接地闪存读取电路，其特征在于：所述列译码电路包括多个列译码单元，用于在列控制信号Y0和Y1的控制下利用各列译码单元通过位线将选中存储单元的读出电流传输至灵敏放大器的输入端。...

【专利技术属性】
技术研发人员：胡剑，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31