一种低电压灵敏放大器电路制造技术

本发明专利技术公开了一种低电压灵敏放大器电路，涉及存储技术领域。该电路包括第一电路、第二电路和第三电路，所述第二电路将所述第一电路的读出电流与其参考电流进行比较，并由所述第三电路输出比较结果；第一电路包括存储器译码电路、连接于存储器译码电路并为存储器译码电路充电的第一场效应管，第一场效应管还连接有第一PMOS管和第二PMOS管，第一电流镜电路将偏置电流镜像于第二PMOS管所在的第一支路；第二电流镜电路将第一PMOS管的电流镜像于第三PMOS管所在的第二支路以得到第一电路的读出电流。本发明专利技术技术方案的存储器单元通过第二电流镜电路共享电源电压，使得电路可使用较低的电源电压也能正常工作，实现了存储器的高速和低压操作。

【技术实现步骤摘要】
一种低电压灵敏放大器电路
本专利技术涉及存储
，特别是涉及一种低电压灵敏放大器电路。
技术介绍
闪存（FlashMemory）是一种非易失性存储器，它的发展经历了ROM（Read-OnlyMemory，只读存储器）→PROM（ProgrammableRead-OnlyMemory，可编程只读存储器）→EPROM（ErasableProgrammableReadOnlyMemory，可编可擦只读存储器）→EEPROM(ElectricallyErasableProgrammablereadonlymemory,电子可编可擦只读存储器)。闪存是EEPROM的变种，它结合了以往EPROM结构简单、密度高和EEPROM电可擦除性的一些优点，实现了高密度、低成本和高可靠性，与EEPROM相比，它实现了扇区擦除，这样闪存就比EEPROM的字节擦除速度快。快闪存储器的编程是通过向浮栅中注入或拉出电子来改变浮栅中电荷量从而改变存储单元的阈值电压，实现存储逻辑“1”或逻辑“0”。通过在存储单元的栅极上施加一个介于“0”和“1”状态之间的电压来观察存储单元的导通状态，从而实现存储器的读操作。灵敏放大器的任务是把闪存存储单元中的信息以尽可能快的速度读取出来。随着便携式设备和物联网技术的发展，设备所提供的电源电压可能低至1.2V以下，如此低的电压对存储设备提出了更高的要求。
技术实现思路
本专利技术的主要目的在于提供一种低电压灵敏放大器电路，旨在实现存储器的高速和低压操作。为实现上述目的，本专利技术提供一种低电压灵敏放大器电路，包括第一电路、第二电路和第三电路，所述第二电路将所述第一电路的读出电流与其参考电流进行比较，并由所述第三电路输出比较结果；所述第一电路包括存储器译码电路、连接于存储器译码电路并为所述存储器译码电路充电的预充电电路，所述预充电电路连接有第一PMOS管和第二PMOS管，所述第二PMOS管连接于第一电流镜电路，所述第一电流镜电路将偏置电流镜像于所述第二PMOS管所在的第一支路；所述第一PMOS管还连接有第三PMOS管以构成第二电流镜电路，所述第二电流镜电路将第一PMOS管的电流镜像于所述第三PMOS管所在的第二支路以得到所述第一电路的读出电流，所述第二支路分别连接于所述第二电路和第三电路。优选地，所述预充电电路包括第一场效应管，所述第一场效应管的栅极连接于第一信号端；所述第一场效应管源/漏的一端连接于电源电压，源/漏的另一端连接于所述第一PMOS管的漏极以及所述第二PMOS管的源极。优选地，所述第一PMOS管和所述第三PMOS管的栅极均连接于第四POMS管的漏极，所述第四POMS管的源极连接于电源电压、栅极连接于第二信号端；所述第一PMOS管和第三PMOS管的源极均连接于电源电压，所述第一PMOS管的漏极连接于所述第二PMOS管的源极；所述第二PMOS管的漏极连接于所述第一电流镜电路。优选地，所述存储器译码电路包括存储器单元和列译码电路，所述存储器单元的位线端连接于所述列译码电路的一端，所述列译码电路的另一端分别连接于所述第一PMOS管的漏极和所述第二PMOS管的源极；所述存储器单元的源线接地，字线连接于控制信号端；所述存储器译码电路还包括第二场效应管，所述第二场效应管的一端连接于所述列译码电路的另一端，所述第二场效应管的另一端接地，其栅极连接于第二信号的反相信号端。优选地，所述第一电流镜电路包括第一NMOS管和第二NMOS管，所述第一NMOS管和所述第二NMOS管的源极均接地，所述第一NMOS管的漏极连接于偏置电流，所述第二NMOS管的漏极连接于所述第二PMOS管的漏极；所述第一NMOS管和所述第二NMOS管的栅极相互连接并同时连接于偏置电流；所述第二NMOS管、所述第一PMOS管和所述第二PMOS管构成第一支路；所述第一电流镜电路将所述偏置电流镜像于所述第一支路；所述第二电流镜电路将所述第一支路的电流镜像于所述第二支路。优选地，所述第二电路包括由第三NMOS管和第四NMOS管构成的电流镜电路，所述第三NMOS管和所述第四NMOS管的栅极相互连接并连接于参考电流；所述第三NMOS管的源极接地、漏极连接于第二支路；所述第四NMOS管的漏极连接于所述参考电流、源极接地。优选地，所述第二支路包括所述第三PMOS管和第五NMOS管，所述第三PMOS管的栅极与所述第一PMOS管的栅极连接、并连接于所述第四POMS管的漏极，源极连接于电源电压，漏极连接于所述第五NMOS管的漏极以及所述第三NMOS管的漏极；所述第五NMOS管的源极接地，栅极连接于所述第一NMOS管和所述第二NMOS管的栅极。优选地，所述第三PMOS管的漏极和所述第五NMOS管的漏极之间还连接有第三场效应管；所述第三场效应管的一端与所述第三PMOS管以及所述第五NMOS管连接，另一端接地，栅极连接于第一信号端。优选地，所述第三电路包括一对串联的反相器，所述反相器的输入端连接于所述第三PMOS管的漏端和所述第五NMOS管的漏极，输出端输出所述第一电路和所述第二电路的比较结果。优选地，所述第二场效应管和所述第三场效应管为NMOS管。本专利技术技术方案通过第一电路读出存储器单元的电流，与第二电路的参考电流进行比较，并由第三电路输出比较结果；且存储器译码电路通过连接于第一PMOS管，以与第二电流镜电路共享电源电压，使得电路可使用较低的电源电压也能正常工作，实现了存储器单元的高速和低压操作。附图说明图1为本专利技术低电压灵敏放大器电路的原理示意图；图2为本专利技术低电压灵敏放大器电路中时序关系图。本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。下面结合附图对本专利技术进一步说明。如图1所示，一种低电压灵敏放大器电路，包括第一电路、第二电路和第三电路，所述第二电路将所述第一电路的读出电流与其参考电流进行比较，并由所述第三电路输出比较结果；所述第一电路包括存储器译码电路、连接于存储器译码电路并为其充电的预充电电路，预充电电路连接有第一PMOS管P1和第二PMOS管P2，所述第二PMOS管P2连接于第一电流镜电路，所述第一电流镜电路将偏置电流镜像于所述第二PMOS管P2所在的第一支路；所述第一PMOS管P1还连接有第三PMOS管P3以构成第二电流镜电路，所述第二电流镜电路将第一PMOS管P1的电流镜像于所述第三PMOS管P3所在的第二支路以得到所述第一电路的读出电流，所述第二支路分别连接于所述第二电路和第三电路。具体地，第一电路是存储器译码电路的读出电路，用于将预设偏置条件下的存储器译码电路的电流读取出来；第二电路向第一电路输入参考电流，用于与存储器译码电路的读出电流进行比较；第三电路用于将比较结果输出。且存储器译码电路通过与第二电流镜电路共享电源电压，使得整个电路可使用较低的电源电压也能正常工作，实现了存储器的高速和低压操作。预充电电路用于对存储器译码电路进行充电。本实施例的工作原理为：第二信号端EN、偏置电流Ibias、参考电流Iref(该参考电流即为第二电路的参考电流)、存储器译码电路具有相同的时序。根据图2所示的时序关系，在T1时间段内，第一电流镜电路将偏置电流Ibia本文档来自技高网...

【技术保护点】
1.一种低电压灵敏放大器电路，其特征在于，包括第一电路、第二电路和第三电路，所述第二电路将所述第一电路的读出电流与其参考电流进行比较，并由所述第三电路输出比较结果；所述第一电路包括存储器译码电路、连接于存储器译码电路并为所述存储器译码电路充电的预充电电路，所述预充电电路连接有第一PMOS管和第二PMOS管，所述第二PMOS管连接于第一电流镜电路，所述第一电流镜电路将偏置电流镜像于所述第二PMOS管所在的第一支路；所述第一PMOS管还连接有第三PMOS管以构成第二电流镜电路，所述第二电流镜电路将第一PMOS管的电流镜像于所述第三PMOS管所在的第二支路以得到所述第一电路的读出电流，所述第二支路分别连接于所述第二电路和第三电路。

【技术特征摘要】
1.一种低电压灵敏放大器电路，其特征在于，包括第一电路、第二电路和第三电路，所述第二电路将所述第一电路的读出电流与其参考电流进行比较，并由所述第三电路输出比较结果；所述第一电路包括存储器译码电路、连接于存储器译码电路并为所述存储器译码电路充电的预充电电路，所述预充电电路连接有第一PMOS管和第二PMOS管，所述第二PMOS管连接于第一电流镜电路，所述第一电流镜电路将偏置电流镜像于所述第二PMOS管所在的第一支路；所述第一PMOS管还连接有第三PMOS管以构成第二电流镜电路，所述第二电流镜电路将第一PMOS管的电流镜像于所述第三PMOS管所在的第二支路以得到所述第一电路的读出电流，所述第二支路分别连接于所述第二电路和第三电路。2.根据权利要求1所述的低电压灵敏放大器电路，其特征在于，所述预充电电路包括第一场效应管，所述第一场效应管的栅极连接于第一信号端；所述第一场效应管源/漏的一端连接于电源电压，源/漏的另一端连接于所述第一PMOS管的漏极以及所述第二PMOS管的源极。3.根据权利要求2所述的低电压灵敏放大器电路，其特征在于，所述第一PMOS管和所述第三PMOS管的栅极均连接于第四POMS管的漏极，所述第四POMS管的源极连接于电源电压、栅极连接于第二信号端；所述第一PMOS管和第三PMOS管的源极均连接于电源电压，所述第一PMOS管的漏极连接于所述第二PMOS管的源极；所述第二PMOS管的漏极连接于所述第一电流镜电路。4.根据权利要求3所述的低电压灵敏放大器电路，其特征在于，所述存储器译码电路包括存储器单元和列译码电路，所述存储器单元的位线端连接于所述列译码电路的一端，所述列译码电路的另一端分别连接于所述第一PMOS管的漏极和所述第二PMOS管的源极；所述存储器单元的源线接地，字线连接于控制信号端；所述存储器译码电路还包括第二场效应管，所述第二场效应管的一端连接于所述列译码电路的另一端，所述第二场效应管的另一端接地，其栅极连接于第二信号的反相信号端。5.根据权利要求4所述的低电压灵敏...

【专利技术属性】
技术研发人员：王井舟，
申请(专利权)人：成都锐成芯微科技股份有限公司，
类型：发明
国别省市：四川,51