半导体器件及其制造方法技术

一种半导体器件及其制造方法，谋求半导体器件的低成本化。封装(7)的多条引线的针脚式接合部(3bc)包括最表面被实施了Ag镀层(8b)的第1区域(3bd)、和最表面被实施了Ni镀层(8a)的第2区域(3be)，第2区域配置在芯片焊盘(3a)侧，第1区域配置在封固体(4)的周缘部侧。因此，在各针脚式接合部中，能够通过第1区域和第2区域区分对最表面实施的电镀层种类，并能够使粗的Al导线(6b)与第2引线(3bb)的第2区域连接，使细的Au导线(6a)与第1引线(3ba)的第1区域连接。其结果为，能够避免仅使用Au镀层的情况，从而谋求封装(7)的低成本化。

Semiconductor device and manufacturing method thereof

A semiconductor device and a manufacturing method for low cost semiconductor devices. The pin-to-pin joint (3bc) of the plurality of lead wires of the package (7) includes the first area (3bd) in which the Ag coating (8b) is carried out on the top surface, the second area (3be) in which the Ni coating (8a) is carried out on the top surface, the second area (3a) on the side of the chip pad, and the first area (4) on the peripheral side of the sealing solid. Therefore, in each pin joint, it is possible to distinguish the types of electroplating applied to the most surface by region 1 and region 2, and to connect the thick Al conductor (6b) to the second area of the second lead (3bb), and the thin Au conductor (6a) to the first area of the first lead (3ba). As a result, it is possible to avoid the use of Au coating only, so as to achieve the low cost of encapsulation (7).

【技术实现步骤摘要】
半导体器件及其制造方法本申请是申请日为2013年11月04日、申请号为201310538497.8、专利技术名称为“半导体器件及其制造方法”的专利技术专利申请的分案申请。
本专利技术涉及半导体器件及其制造技术，涉及适用于使用例如两种直径的导线的半导体器件及其组装的有效技术。
技术介绍
作为半导体器件中的引线框架组装体，如下构造例如被日本特开2003-209132号公报(专利文献1)公开，所述构造为：在各引线端子的焊盘部的导出部侧的二分之一区域形成有由以镍为主成分的金属构成的第1电镀面，在焊盘部的靠近支承板的缘部的二分之一区域形成有由以银为主成分的金属构成的第2电镀面。另外，在引线框架组装体中如下构造例如被日本特开2007-294530号公报(专利文献2)公开，所述构造为：在五条引线端子的焊盘部的前端面上形成有镀银面，在引线端子之一上连接有铝细线及金细线，铝细线与镀镍面连接，金细线与镀银面连接。另外，在具有包含功率MOSFET或功率双极型晶体管的半导体芯片的半导体器件中，如下构造例如被日本特表2000-503491号公报(专利文献3)公开，所述构造为：上述MOSFET或双极型晶体管在半导体芯片的表面具有对称配置的两个输出端，该输出端经由两条相同的接合导线而对称地连接在电路板上。另外，在半导体器件中如下构造例如被日本特开平3-198356号公报(专利文献4)公开，所述构造为：使将半导体元件和没有半导体元件搭载部的引线框架的内部引线连接起来的金属细线中的至少一条金属细线比其他金属细线粗，另外以最短路径进行连接，从而将半导体元件固定在内部引线上。另外，在半导体器件中如下构造例如被日本实开平3-109818号公报(专利文献5)公开，所述构造为：具有散热板、多条一组的引线、和固定在散热板上的半导体芯片，多条引线中的一条引线与散热板连结，半导体芯片上的电极和其他引线通过导线而电连接。现有技术文献专利文献专利文献1：日本特开2003-209132号公报专利文献2：日本特开2007-294530号公报专利文献3：日本特表2000-503491号公报专利文献4：日本特开平3-198356号公报专利文献5：日本实开平3-109818号公报
技术实现思路
在使用引线框架而组装的半导体封装(半导体器件)中，为了谋求性能提高，需要不改变半导体封装的外观尺寸地增加输出引线的条数。即，随着半导体封装的高性能化，存在要求维持相同封装尺寸而仅增加输出引线(输出管脚)的条数的情况。例如，公知在一个封装内混合搭载有MOS(MetalOxideSemiconductor)IC(IntegratedCircuit)和控制IC、且输出引线为例如五条的功率器件。在这样的半导体封装中，为了减少接通电阻，对于输出侧(MOS侧)用的内部连接布线，为了减少抵抗电阻而流通大电流，谋求使用尽可能粗(直径大)的导线，但由于控制侧IC只能流通信号程度的微弱电流，所以可以使用细(直径小)的导线。即，在一个封装内，根据流过电流的大小而使用两种直径的导线(以后，称作细导线及粗导线等)。但是，为了在一个半导体封装内实现粗导线和细导线的使用，导线接合中的2nd侧(引线侧)的导线接合部(以后，也称作针脚式接合(stitch)部)的电镀层类别、电镀层形成方法及针脚式接合部的形状受到限制，导致技术方面的困难度高，所以降低成本十分困难。因此，在上述那样的半导体封装的情况下，通常，作为细导线大多使用Au导线，另一方面，作为粗导线大多使用Al导线，在该情况下，作为对各引线的针脚式接合部实施的电镀，为了以共用方式应对两种导线类别，大多实施膜厚较厚的Au镀层(例如，厚度为1μm左右)以免受到基底Cu镀层和基底Ni镀层的影响。然而，当采用膜厚较厚的Au镀层时，由于近年来Au价上涨而导致半导体器件的成本上升，存在半导体器件的低成本化更加困难的技术课题。本申请所公开的实施方式的目的在于提供一种能够谋求半导体器件的低成本化的技术。其他技术课题和新型特征可以从本说明书的记载及附图得以明确。一个实施方式的半导体器件，包括：芯片焊盘；搭载在芯片焊盘上的半导体芯片；多条引线；将半导体芯片的第1电极焊盘和多条引线中的第1引线连接起来的第1导线；和直径比第1导线粗且将半导体芯片的第2电极焊盘和多条引线中的第2引线连接起来的第2导线。而且，关于上述半导体器件，多条引线的导线接合部包括最表面被实施了第1电镀层的第1区域、和最表面被实施了与第1电镀层不同的第2电镀层的第2区域，导线接合部中的第2区域配置在芯片焊盘侧，第1区域配置在比第2区域远离芯片焊盘的位置。专利技术效果根据上述一个实施方式，能够谋求半导体器件的低成本化。附图说明图1是表示实施方式的半导体器件的构造的一例的立体图。图2是表示图1的半导体器件的表面侧的构造的一例的俯视图。图3是表示图1的半导体器件的侧面侧的构造的一例的侧视图。图4是表示图1的半导体器件的背面侧的构造的一例的仰视图。图5是透过封固体而示出图1的半导体器件的构造的一例的俯视图。图6是表示沿图5的A-A线剖切得到的构造的一例的剖视图。图7是表示沿图5的B-B线剖切得到的构造的一例的剖视图。图8是表示沿图5的C-C线剖切得到的构造的一例的剖视图。图9是表示沿图5的D-D线剖切得到的构造的一例的剖视图。图10是表示沿图5的E-E线剖切得到的构造的一例的剖视图。图11是表示图5的A-A线处的引线截面构造和电镀层构造的一例的局部剖视图及局部放大剖视图。图12是表示图5的B-B线处的引线截面构造和电镀层构造的一例的局部剖视图及局部放大剖视图。图13是表示图1的半导体器件的组装顺序的一例的流程图。图14是表示在图13的组装中使用的引线框架的电镀层形成方法的一例的生产流程图。图15是表示在图13的组装中使用的引线框架的构造的一例的局部俯视图。图16是表示图1的半导体器件的组装的粗导线的导线接合工序中的夹持区域的一例的局部放大俯视图。图17是表示按压图16的夹持区域而对粗导线进行导线接合的状态的一例的局部放大俯视图。图18是表示实施方式的第1变形例的半导体器件的构造的剖视图。图19是表示实施方式的第1变形例的半导体器件的构造的剖视图。图20是透过封固体而示出实施方式的第2变形例的半导体器件的构造的俯视图。图21是表示在图20的半导体器件的组装中使用的引线框架的构造的局部俯视图。图22是表示图20的半导体器件中的粗导线的接合状态的局部放大俯视图。附图标记说明1半导体芯片1a表面(主面)1b背面1c电极焊盘1ca第1电极焊盘1cb第2电极焊盘2半导体芯片2a表面(主面)2b背面2c电极焊盘3引线框架3a芯片焊盘3aa上表面3ab下表面3ac第1边3ad第2边3ae第3边3af第4边3ag切缺部3ah、3ai突起部3aj凹部3aja突起部3akV槽3am接合部3b内引线3ba第1引线3baa、3bab中心线3bb第2引线3bba延伸部3bbb倾斜部3bc针脚式接合部(导线接合部)3bd第1区域3be第2区域3c外引线3d悬垂引线3e散热板3f系杆4封固体4a背面5芯片焊接材料6导线6aAu导线(第1导线)6bAl导线(第2导线)7封装(半导体器件)8aNi镀层(第2电镀层)8bAg镀层(第1电镀层)9外装电镀层10、本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：芯片焊盘，其具有上表面及与所述上表面相反侧的下表面；半导体芯片，其具有主面及与所述主面相反侧的背面，在所述主面形成有多个电极焊盘，并且以所述背面与所述芯片焊盘的所述上表面相对的方式搭载在所述芯片焊盘上；多条引线，其在所述芯片焊盘的侧旁并列配置；第1导线，其将所述半导体芯片的所述多个电极焊盘中的第1电极焊盘和所述多条引线中的第1引线电连接；和第2导线，其直径比所述第1导线粗，并且将所述半导体芯片的所述多个电极焊盘中的第2电极焊盘和所述多条引线中的第2引线电连接，所述多条引线分别在所述芯片焊盘侧的前端具有导线接合部，所述多条引线各自的所述导线接合部具有：配置在所述芯片焊盘侧且与所述第2导线连接的第2区域、和配置在比所述第2区域远离所述芯片焊盘的位置且与所述第1导线连接的第1区域，所述第2引线的所述导线接合部的所述第2区域具有比所述第1引线的所述导线接合部的所述第2区域向接近所述芯片焊盘的方向延伸的延伸部。

【技术特征摘要】
2012.11.05 JP 2012-2432891.一种半导体器件，其特征在于，包括：芯片焊盘，其具有上表面及与所述上表面相反侧的下表面；半导体芯片，其具有主面及与所述主面相反侧的背面，在所述主面形成有多个电极焊盘，并且以所述背面与所述芯片焊盘的所述上表面相对的方式搭载在所述芯片焊盘上；多条引线，其在所述芯片焊盘的侧旁并列配置；第1导线，其将所述半导体芯片的所述多个电极焊盘中的第1电极焊盘和所述多条引线中的第1引线电连接；和第2导线，其直径比所述第1导线粗，并且将所述半导体芯片的所述多个电极焊盘中的第2电极焊盘和所述多条引线中的第2引线电连接，所述多条引线分别在所述芯片焊盘侧的前端具有导线接合部，所述多条引线各自的所述导线接合部具有：配置在所述芯片焊盘侧且与所述第2导线连接的第2区域、和配置在比所述第2区域远离所述芯片焊盘的位置且与所述第1导线连接的第1区域，所述第2引线的所述导线接合部的所述第2区域具有比所述第1引线的所述导线接合部的所述第2区域向接近所述芯片焊盘的方向延伸的延伸部。2.如权利要求1所述的半导体器件，其特征在于，所述芯片焊盘在所述芯片焊盘的与所述第2引线的所述延伸部相对的位置具有切缺部。3.如权利要求2所述的半导体器件，其特征在于，所述第2引线的所述延伸部在与所述芯片焊盘的所述切缺部相对的位置，具有以在俯视观察下相对于所述芯片焊盘的与所述第2引线相对的边倾斜的方式设置的倾斜部。4.如权利要求3所述的半导体器件，其特征在于，所述第2导线横截所述延伸部的所述倾斜部。5.如权利要求4所述的半导体器件，其特征在于，在由所述多条引线组成的引线列的中心配置有支承所述芯片焊盘的悬垂引线，关于所述第1引线的所述导线接合部的所述第1区域，所述第1区域的宽度方向的中心线比所述第1引线的宽度方向的中心线位于所述悬垂引线侧。6.如权利要求5所述的半导体器件，其特征在于，由所述多条引线组成的引线列和所述芯片焊盘的一条边相对而配置。7.如权利要求6所述的半导体器件，其特征在于，在由所述多条引线组成的引线列中，所述第...

【专利技术属性】
技术研发人员：金田芳晴，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP