芯片级封装制造技术

本公开涉及半导体芯片级封装及形成半导体芯片级封装的方法或者形成该芯片级封装的阵列的方法。该半导体芯片级封装包括：半导体裸片，其包括：与第二主表面相对的第一主表面，和在所述第一主表面和所述第二主表面之间延伸的多个侧壁；布置在所述半导体裸片的所述第二主表面上的多个电触点；以及布置在所述多个侧壁上和所述第一主表面上的无机绝缘材料。所述芯片级封装不会发生不希望的电流路径或电流泄漏，从而能够正常运行。

【技术实现步骤摘要】
芯片级封装
本专利技术涉及一种半导体芯片级封装。具体而言，本专利技术涉及一种布置在载体上的这种半导体芯片级封装阵列。本专利技术还涉及一种形成阵列半导体芯片级封装的方法。
技术介绍
塑料封装被用于包封半导体裸片并保护裸片免受损坏。然而，这种经封装的半导体裸片存在限制，特别是在将封装安装在(例如)PCB上时存在空间限制的情况下。在常规的塑料封装中，环氧模塑化合物的厚度的量级为10μm至几百μm。因此，常规的塑料封装不适用于具有空间限制的应用。半导体芯片级封装通常非常接近半导体裸片的尺寸，并且为在安装封装时存在空间限制的情况提供了解决方案，这是因为封装体积几乎等同于半导体裸片的体积。芯片级封装的已知定义是：封装的面积必须不大于形成封装的半导体裸片的面积的1.2倍，并且封装必须包含单个裸片并且能够直接表面安装在载体(例如，印刷电路板(PCB))上。在切割半导体晶圆以形成单个半导体裸片之后，并且为了达到这些尺寸要求，半导体裸片的表面、特别是裸片的侧壁可能是未经保护的。其结果是，存在短路的风险，其可能对半导体裸片的触点(诸如焊盘)和半导体裸片本身的区域之间的器件性能和功能产生不利影响。例如，在将本文档来自技高网...

【技术保护点】
1.一种半导体芯片级封装，包括：半导体裸片，所述半导体裸片包括：与第二主表面相对的第一主表面；在所述第一主表面和所述第二主表面之间延伸的多个侧壁；布置在所述半导体裸片的所述第二主表面上的多个电触点；和布置在所述多个侧壁上和所述第一主表面上的无机绝缘材料。

【技术特征摘要】
2017.02.16 EP 17156559.11.一种半导体芯片级封装，包括：半导体裸片，所述半导体裸片包括：与第二主表面相对的第一主表面；在所述第一主表面和所述第二主表面之间延伸的多个侧壁；布置在所述半导体裸片的所述第二主表面上的多个电触点；和布置在所述多个侧壁上和所述第一主表面上的无机绝缘材料。2.根据权利要求1所述的半导体芯片级封装，其中所述绝缘材料是金属氧化物材料。3.根据权利要求1或2所述的半导体芯片级封装，其中所述绝缘材料包括铝氧化物，例如Al2O3。4.根据权利要求1或2所述的半导体芯片级封装，其中所述绝缘材料包括Al2O3层和TiO2层。5.根据权利要求4所述的半导体芯片级封装，其中所述绝缘材料包括交替布置的Al2O3层和TiO2层。6.根据前述权利要求中任一项所述的半导体芯片级封装，其中所述无机绝缘材料布置在所述第二主表面上，使得所述电触点没有绝缘材料。7.根据权利要求1至5中任一项所述的半导体芯片级封装，其中所述第二主表面没有绝缘材料。8.根据前述权利要求中任一项所述的半导体芯片级封装，其中所述绝缘材料的厚度与所述半导体裸片的工作电压成比例。9.根据前述权利要求中...

【专利技术属性】
技术研发人员：沃尔夫冈·施尼特，托比亚斯·斯普罗杰斯，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：荷兰,NL