【技术实现步骤摘要】
考虑局部布局效应的制造集成电路的方法和系统相关申请的交叉引用本申请根据35U.S.C.需求2017年1月26日在韩国知识产权局提交的韩国专利申请第10-2017-0012967以及于2017年9月15日提交的韩国专利申请第10-2017-0118835的优先权，其公开内容通过引用整体并入本文。
本专利技术构思的示例性实施例涉及集成电路(IC)，并且更具体地涉及考虑局部布局效应(LLE)的制造IC的方法和系统。
技术介绍
配置为处理数字信号的集成电路(IC)可以基于标准单元来设计。IC可以包括标准单元的实例，与一个标准单元相对应的实例可以具有相同的结构，即相同的布局。实例可以布置为使得IC可以提供所需的功能，并且可以产生互连来电连接实例，使得可以产生IC的布局。由于半导体制造工艺的小型化，包括在多个层中形成的图案在内的标准单元不仅可以包括具有减少的尺寸的图案，而且本身具有减少的尺寸。因此在这种情况下，在IC中的标准单元包括的外围结构(例如，外围布局)的影响可能增加。外围布局的影响可以称为局部布局效应(LLE)或布局依赖效应(LDE)。
技术实现思路
根据本专利技术构思的...
【技术保护点】
1.一种制造包括标准单元的实例的集成电路“IC”的方法，所述方法包括：布置第一实例；以及布置与所述第一实例相邻的第二实例，其中所述第二实例具有与所述第一实例的场景组相对应的前端层图案，其中所述场景组包括与实例的前端层图案有关的信息，所述前端层图案在所述第一实例上引起相同的局部布局效应“LLE”并且与所述第一实例相邻地布置。
【技术特征摘要】
2017.01.26 KR 10-2017-0012967;2017.09.15 KR 10-2011.一种制造包括标准单元的实例的集成电路“IC”的方法，所述方法包括：布置第一实例；以及布置与所述第一实例相邻的第二实例，其中所述第二实例具有与所述第一实例的场景组相对应的前端层图案，其中所述场景组包括与实例的前端层图案有关的信息，所述前端层图案在所述第一实例上引起相同的局部布局效应“LLE”并且与所述第一实例相邻地布置。2.根据权利要求1所述的方法，其中所述场景组包括与在前端层中形成的图案有关的信息，所述图案引起减少所述第一实例的延迟时间的LLE。3.根据权利要求2所述的方法，其中所述第一实例和所述第二实例中的每一个包括其中形成有n型鳍式场效应晶体管“FinFET”的有源区，在与所述第一实例和所述第二实例相邻的表面处，在所述第一实例的所述有源区中包括的鳍的数量大于在所述第二实例的所述有源区中包括的鳍的数量。4.根据权利要求1所述的方法，其中所述场景组包括与在前端层中形成的图案有关的信息，所述图案引起减少所述第一实例的功耗的LLE。5.根据权利要求4所述的方法，其中所述第一实例和所述第二实例中的每一个包括其中形成有p型FinFET的有源区，以及在与所述第一实例和所述第二实例相邻的表面处，在所述第一实例的所述有源区中包括的鳍的数量大于在所述第二实例的所述有源区中包括的鳍的数量。6.根据权利要求1所述的方法，还包括通过所述第一实例与所述第二实例之间的布线连接来产生所述IC的布局数据。7.根据权利要求6所述的方法，还包括：使用所述布局数据，根据所述第二实例的布置来计算所述第一实例的物理特性；以及确定所计算的物理特性是否满足预定的阈值。8.根据权利要求1所述的方法，其中所述场景组包括与在所述第一实例的界面表面处形成的有源区的形状有关的信息。9.一种制造包括集成电路IC的半导体器件的方法，所述方法包括：设计所述IC以产生包括标准单元的实例在内的布局数据；以及使用所述布局数据来制造所述IC，其中设计所述IC包括：布置第一实例，并布置沿第一方向与所述第一实例相邻的第二实例；以及确定所述第二实例的前端层图案是否与所述第一实例的场景组相对应，其中所述第一实例的所述场景组包括与所述实例的前端层图案有关的信息，所述前端层图案在所述第一实例上引起相同的局部布局效应LLE并且与所述第一实例相邻地设置。10.根据权利要求9所述的方法，其中设计所述IC包括确定图案是否与所述第一实例的所述场景组相对应，其中所述图案关于与第二方向平行的轴相对于所述第二实例的所述前端层图案对称，以及所述第二方向与所述第一方向基本垂直。...
【专利技术属性】
技术研发人员：金旴泰，金亨沃，金载勋，河罗野，金基玉，金恩别，崔晶然，许铣益，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。