集成电子器件制造技术

一种的集成电子器件，其具有半导体本体(30)，包括：第一电极区域(32)，该第一电极区域具有第一导电类型；以及第二电极区域(28，34，38)，该第二电极区域具有第二导电类型，该第二电极区域与该第一电极区域形成结。该集成电子器件进一步包括：纳米结构半导体区域(48)，该纳米结构半导体区域在该第一和第二电极区域(32；28，34，38)之一中延伸。

Integrated electronic devices

An integrated electronic device having a semiconductor body (30) includes a first electrode region (32) having a first conductive type, and a second electrode region (28, 34, 38), which has a second conductive type and forms a junction with the first electrode region. The integrated electronic device further comprises a nanostructure semiconductor region (48), which extends in one of the first and second electrode regions (32; 28, 34, 38).

【技术实现步骤摘要】
集成电子器件
本专利技术涉及一种集成电子器件。具体地，涉及具有降低恢复时间的电子结器件。更具体地，本电子器件适用于例如可能经受所谓的电流回流现象的应用的情况，并且更一般地适用于设想使电子器件经受快速电压变化的应用的情况。
技术介绍
如已知的，所谓的电流回流现象在例如当电子输出级连接至(期望的或寄生的)感性负载时发生。例如，图1示出了控制级2，该控制级包括第一晶体管4和第二晶体管6、以及第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5和第六二极管D6。详细地，该第一晶体管4是P-MOS型的功率MOSFET，并且包括该第五二极管D5。该第五二极管D5的阴极和阳极分别连接至该第一晶体管4的源极端子和漏极端子。进一步地，该第一晶体管4的源极端子被设置为第一(正)供应电压V+，而漏极端子连接至该第三二极管D3的阳极，该第三二极管的阴极形成节点N。该第二晶体管6是N-MOS型的功率MOSFET，并且包括该第六二极管D6。该第六二极管D6的阴极和阳极分别连接至该第二晶体管6的漏极端子和源极端子。进一步地，该第二晶体管6的源极端子被设置为第二(负或零)供应电压V-，而漏极端子连接至该第四二极管D4的阴极，该第四二极管的阳极连接至节点N。该第一二极管D1的阳极和阴极分别连接至节点N以及该第一晶体管4的源极端子。进一步地，该第二二极管D2的阴极和阳极分别连接至节点N以及该第二晶体管6的源极端子。节点N电连接至例如金属焊盘10。在此连接中，该第三二极管D3和该第四二极管D4具有在该第一晶体管4和/或该第二晶体管6断开的情况下防止通过金属焊盘10来自外部世界的可能信号流过该第五二极管D5和该第六二极管D6的功能。再一次关于金属焊盘10，其电连接至由串联电路形成的负载，该负载进而包括电感器L和电阻器R。在使用中，该第一晶体管4和该第二晶体管6通过其相应的栅极端子被控制为不同时导通。也就是说，假设该第一晶体管4导通，则该第一二极管D1中无电流流动。进一步地，该第二二极管D2承受存在于节点N上的电压与电压V-之间的电压，但在其任一者内部无电流流动。在这些条件下，一定的电流在负载中流动，并且因此在电感器L和电阻器R中流动。接着，在该第二晶体管6仍然断开的同时，该第一晶体管4被断开。在这些条件下，电感器L趋于保持当该第一晶体管4接通时流过其的电流。然而，现在此电流在特定时间段内由该第二二极管D2来供应。接着，该第二晶体管6被接通并且向大致等于V-的值发送节点N的电压。该电流继续在该第二二极管D2中流动，直到电感器L已经耗尽了在先前的导通步骤过程中存储的能量。一旦耗尽了该能量，电感器L则由具有与先前的导通步骤相反的方向的电流来流过，此电流进一步流经该第四二极管D4和该第二晶体管6。在这些条件下，该第二二极管D2开始断开。也就是说，如果在该第二二极管D2完全关断(即没有任何存储的电荷)之前关断该第二晶体管6并且然后再次接通该第一晶体管4，则节点N上的电压上升。换言之，该第一晶体管4趋于迫使该第二二极管D2以反向偏置模式进行操作。然而，该第二二极管D2尚未断开并且在任何情况下必须承受存在于节点N上的电压。在这些条件下，该第二二极管D2可能经受故障，因为该第二二极管D2两端的电压可能仅由该第二二极管D2的部分承受，而没有载流子。图2中示出了第二二极管D2中的电流的曲线图的定性示例，其中，V为节点N上的电压，其在第一时刻t1从大致等于V+的值切换至大致等于V-的值，并且在随后的第二时刻t2从大致等于V-的该值切换至大致等于V+的该值。进一步地，图2还示出了在第二二极管D2中流动的电流(由I指定)的曲线图，假设在先于第一时刻t1的时刻t0处，第一晶体管4被断开并且电流I等于值ID。也就是说，在时刻t0与第二时刻t2之间，电流I降低。然而，在第二时刻t2处(即在第二晶体管6已经被关断之后再次接通第一晶体管4时)，电流I不完全为零，或者在任何情况下(未展示的情况)，第二二极管D2未被完全耗尽，即未完全断开。为此原因，在第二时刻t2之后，鉴于仍存储在第二二极管D2中的电荷，电流I急剧下降直到其反转其自身的方向。具体地，在第三时刻t3处，第二二极管D2由等于IR的反向电流来流过，其然后在第四时刻t4处消失(出于便于理解的唯一目的，图2中以特别简化的方式示出了耗尽曲线图)。在实践中，可能发生的是，在第二时刻t2与第三时刻t3之间，发生第二二极管D2的故障。更一般地，类似的考虑还应用于所谓的电流回流不会发生的情况，但是未完全断开的二极管在任何情况下都经受突然的电压变化。通常，可能发生的是，所谓的动态击穿电压(即在正向偏置的步骤之后并且在无需等待二极管关闭的情况下施加反向偏置时二极管可以承受的反向电压)明显地低于静态击穿电压。动态击穿电压取决于在正向偏置过程中已经流动的电流以及二极管所经受的电压变化。此外，关闭正向偏置的二极管的问题严格意义上与所谓的恢复时间相关，该恢复时间进而取决于(除其他以外)如何将电荷存储在二极管内。当用于以上所描述的类型的应用时，恢复时间越长，二极管故障的可能性越大。甚至更一般地，先前的考虑可以扩展至任何集成电子部件的情况，该集成电子部件包括至少一个PN结，该至少一个PN结如已知的形成相应的二极管。为了降低二极管的恢复时间，已经提出了一些解决方案，这些解决方案在分立二极管的情况下是有效的。具体地，已经提出将复合中心引入半导体中以便加速过量载流子的复合，即吸收在导通过程中累积的电荷。为此原因，可能的是实施注入重金属离子，或者另外利用高功率辐射来照射半导体本体。以此方式，降低了载流子的寿命。这类解决方案在分立二极管的情况下是特别有利的。然而，它们在集成在裸片中的多部件器件的情况下基本上是不切实际的，例如，利用双极-CMOS-DMOS(BCD)技术，该技术如已知的是使得能够将双极晶体管、CMOS晶体管、以及DMOS晶体管集成在同一裸片中的技术(亦被称为“智能功率技术”)。实际上，在注入金属离子的情况下，后者趋于漫射，从而污染整个半导体晶片；相反，在以高能量进行照射的情况下，其需要增加泄漏电流，而关闭器件。
技术实现思路
因此，本技术的目标是提供一种将至少部分地解决已知领域的缺点的集成电子器件，使之具有提高的性能，因此能够被应用于电流回流或经受快速电压变化的应用的情况下。根据技术的一个方面，集成电子器件，包括半导体本体，所述集成电子器件包括：第一电极区域，所述第一电极区域具有第一导电类型；以及第二电极区域)，所述第二电极区域具有第二导电类型，所述第二电极区域与所述第一电极区域形成结；所述集成电子器件进一步包括纳米结构半导体区域，所述纳米结构半导体区域在所述第一和第二电极区域之一中延伸。在某些实施例中，所述第一和第二电极区域分别具有第一最小掺杂水平和第二最小掺杂水平，所述第二最小掺杂水平低于所述第一最小掺杂水平；并且其中，所述纳米结构半导体区域在所述第二电极区域中延伸。在某些实施例中，所述第二电极区域至少包括：第一子区域，所述第一子区域安排在距所述第一电极区域一定距离处；以及第二子区域，所述第二子区域安排在所述第一子区域与所述第一电极区域之间并且接触所述第一子区域和所述第一电极区域，所述第二子区域具本文档来自技高网...

【技术保护点】
1.一种集成电子器件，其特征在于，所述集成电子器件包括半导体本体(30)，所述集成电子器件包括：‑第一电极区域(32)，所述第一电极区域具有第一导电类型；以及‑第二电极区域(28，34，38)，所述第二电极区域具有第二导电类型，所述第二电极区域与所述第一电极区域形成结；所述集成电子器件进一步包括纳米结构半导体区域(48)，所述纳米结构半导体区域在所述第一和第二电极区域(32；28，34，38)之一中延伸。

【技术特征摘要】
2016.08.30 IT 1020160000882111.一种集成电子器件，其特征在于，所述集成电子器件包括半导体本体(30)，所述集成电子器件包括：-第一电极区域(32)，所述第一电极区域具有第一导电类型；以及-第二电极区域(28，34，38)，所述第二电极区域具有第二导电类型，所述第二电极区域与所述第一电极区域形成结；所述集成电子器件进一步包括纳米结构半导体区域(48)，所述纳米结构半导体区域在所述第一和第二电极区域(32；28，34，38)之一中延伸。2.根据权利要求1所述的器件，其特征在于，所述第一和第二电极区域(32；28，34，38)分别具有第一最小掺杂水平和第二最小掺杂水平，所述第二最小掺杂水平低于所述第一最小掺杂水平；并且其中，所述纳米结构半导体区域(48)在所述第二电极区域(28，34，38)中延伸。3.根据权利要求2所述的器件，其特征在于，所述第二电极区域(28，34，38)至少包括：-第一子区域(34)，所述第一子区域安排在距所述第一电极区域(32)一定距离处；以及-第二子区域(28)，所述第二子区域安排在所述第一子区域(34)与所述第一电极区域(32)之间并且接触所述第一...

【专利技术属性】
技术研发人员：M·萨姆比，F·F·R·托亚，M·马彻西，M·莫里利，R·德佩特罗，G·巴里拉罗，L·M·斯特拉姆比尼，
申请(专利权)人：意法半导体股份有限公司，
类型：新型
国别省市：意大利,IT