芯片制造技术

一种芯片，该芯片的集成电路区外围环绕有封闭的应力隔断环，该隔断环包括若干层第一金属层，以及位于相邻两层第一金属层之间的若干第一金属插塞，第一金属插塞的两端分别连接相邻两层第一金属层，借此第一金属层、第一金属插塞在厚度方向以及周向方向上连接成一个坚固的环形封闭式整体，具备较高的机械强度，能有效、可靠地阻断切割晶圆以形成芯片时所产生的应力，防止该应力由芯片的边缘进一步向应力隔断环的径向内侧延伸，因而改善了芯片分层、开裂的问题，提高了芯片的封装性能，降低了集成电路区的集成电路失效的可能。

chip

A chip is surrounded by an enclosed stress separating ring surrounded by an integrated circuit region of the chip. The separating ring comprises a number of layers of first metal layers and a number of first metal plugs located between the first metal layers of the two adjacent layers. The two ends of the first metal plug are respectively connected with the adjacent two layers of the first metal layer so that the first metal layer is formed. The first metal plug is connected in the thickness direction and the circumferential direction to form a solid ring-shaped enclosed whole with high mechanical strength, which can effectively and reliably block the stress generated by cutting the wafer to form the chip, and prevent the stress from extending further from the edge of the chip to the radial inner side of the stress separator ring, because of the high mechanical strength. It improves the chip layering and cracking, improves the chip packaging performance, and reduces the possibility of IC failure.

【技术实现步骤摘要】
芯片
本技术涉及半导体
，尤其涉及一种芯片。
技术介绍
晶圆在历经了复杂的制造工艺形成集成电路之后，需要沿着晶圆上呈格子状排布的若干切割道，将晶圆切割成若干个大体呈矩形的芯片。现有晶圆的切割方法之一为激光切割，然而，在激光切割时受切割应力的影响容易出现芯片分层(delamination)和芯片开裂(crack)的问题。所谓芯片分层是指：在芯片的边缘处，原本粘附在一起的不同材料层沿着芯片的厚度方向相互分离。所谓芯片开裂是指：芯片出现自芯片的边缘向芯片的中心延伸的裂纹。芯片分层、开裂严重影响了芯片的封装性能，并有可能造成芯片上的集成电路失效，因此，如何在切割晶圆以形成芯片过程中改善芯片分层、开裂成为本领域亟待解决的技术问题。
技术实现思路
本专利技术要解决的技术问题：如何在切割晶圆以形成芯片过程中改善芯片分层、开裂的问题。为了解决上述问题，本技术的一个实施例提供了一种芯片，其包括：集成电路区；环绕所述集成电路区的封闭的应力隔断环，所述应力隔断环位于芯片边缘，并包括：若干层第一金属层；位于相邻两层所述第一金属层之间的若干第一金属插塞，所述第一金属插塞的两端分别连接相邻两层所述第一金属层。可选地，还包括位于所述集成电路区和应力隔断环之间的密封环，所述密封环环绕所述集成电路区；所述密封环包括：若干层第二金属层；位于相邻两层所述第二金属层之间的第二金属插塞，所述第二金属插塞的两端分别连接相邻两层所述第二金属层，并环绕所述集成电路区。可选地，所述密封环中最顶层第二金属层高于所述应力隔断环中最顶层第一金属层。可选地，所述最顶层第一金属层与所述密封环中倒数第三层第二金属层位于同一层，所述倒数第三层第二金属层位于次顶层第二金属层的下一层。可选地，所述密封环的数量至少为两个，其中两个所述密封环沿径向间隔设置并分别定义为内环、外环。可选地，所述内环与外环之间还设置有密封环。可选地，所述内环的宽度大于所述外环的宽度。可选地，还包括：具有断口的导电监测环，位于所述内环与外环之间，并环绕所述内环；所述导电监测环具有在周向上分别位于所述断口两侧的第一电性测试端、第二电性测试端；所述第一电性测试端用于被施加电压，所述第二电性测试端用于电流的采集。可选地，所述导电监测环包括：若干层第三金属层；位于相邻两层所述第三金属层之间的若干第三金属插塞，所述第三金属插塞的两端分别连接相邻两层所述第三金属层。可选地，所述导电监测环位于所述芯片的边沿与所述内环靠近集成电路区的边界之间的居中位置。可选地，各层所述第一金属层呈环绕所述集成电路区的环状。可选地，所述应力隔断环的数量为两个，两个所述应力隔断环沿径向间隔排列。在本专利技术的技术方案中，芯片的集成电路区外围环绕有封闭的应力隔断环，该隔断环包括若干层第一金属层，以及位于相邻两层第一金属层之间的若干第一金属插塞，第一金属插塞的两端分别连接相邻两层第一金属层，借此第一金属层、第一金属插塞在厚度方向以及周向方向上连接成一个坚固的环形封闭式整体，具备较高的机械强度，能有效、可靠地阻断切割晶圆以形成芯片时所产生的应力，防止该应力由芯片的边缘进一步向应力隔断环的径向内侧延伸，因而改善了芯片分层、开裂的问题，提高了芯片的封装性能，降低了集成电路区的集成电路失效的可能。通过以下参照附图对本技术的示例性实施例的详细描述，本技术的其它特征、方面及其优点将会变得清楚。附图说明附图构成本说明书的一部分，其描述了本技术的示例性实施例，并且连同说明书一起用于解释本技术的原理，在附图中：图1是本专利技术的一个实施例中芯片的简化示意图；图2是图1沿A-A方向的剖面图；图3是图2所示芯片中应力隔断环沿周向展开时的局部示意图；图4是图2所示芯片中导电监测环沿周向展开时的局部示意图；图中标号说明如下：C-芯片；I-集成电路区；4-应力隔断环；40-第一金属层，41-第一金属插塞，42-第一接触插塞；1-内环，2-中间环，3-外环；10-第二金属层，11-第二金属插塞，12-第二接触插塞；X-周向方向，Y-厚度方向；5-导电监测环；50-第三金属层，51-第三金属插塞，52-第三接触插塞，53-断口，54-第一电性测试端，55-第二电性测试端；500-缺口，501-金属块；6-钝化层，7-再分布金属线层；8-透明绝缘层。具体实施方式承上所述，本专利技术要解决的技术问题：如何在切割晶圆以形成芯片过程中改善芯片分层、开裂的问题。为了解决该问题，本专利技术提供了一种改进的芯片，其在芯片的集成电路区外围环绕有封闭的应力隔断环，该环具备较高的机械强度，能有效、可靠地阻断切割晶圆以形成芯片时所产生的应力，防止该应力由芯片的边缘进一步向应力隔断环的径向内侧延伸，因而改善了芯片分层、开裂的问题，提高了芯片的封装性能，降低了集成电路区的集成电路失效的可能。现在将参照附图来详细描述本技术的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本技术范围的限制。此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。如图1所示，本实施例提供了一种芯片C，芯片C包括集成电路区I，集成电路区I用于形成集成电路(未图示)。集成电路区I的外围设置有位于芯片C边缘、封闭的应力隔断环4，所谓封闭的是指应力隔断环4在360度方向上环绕集成电路区I，即，在应力隔断环4的周向方向上任意相邻的两个部分均至少有部分固定连接在一起。图2是图1沿A-A方向的剖面图，参考图2所示，应力隔断环4包括M(本实施例以M等于5为例)层第一金属层40，以及位于相邻两层第一金属层40之间的若干第一金属插塞41，第一金属插塞41的两端分别连接相邻两层第一金属层40。相邻两层第一金属层40之间通过层间介电层(未图示)隔开，并通过该层间介电层内的第一金属插塞41连接。最底层的第一金属层40下方设置有与其连接的第一接触插塞42，第一接触插塞42位于有源区的上方。应力隔断环4中的第一金属层40、第一金属插塞41在厚度方向以及周向方向上连接成一个坚固的环形封闭式整体，具备较高的机械强度，能有效、可靠地阻断切割晶圆以形成芯片时所产生的应力，防止该应力由芯片C的边缘进一步向应力隔断环4的径向内侧延伸，因而改善了芯片分层、开裂的问题，提高了芯片的封装性能，降低了集成电路区的集成电路失效的可能。在本实施例中，应力隔断环4的制造与集成电路区的集成电路的制造集成在一起，使得在形成该集成电路的同时，可以一并形成应力隔断环4。这样一来，应力隔断环4中的第一金属层40、第一金属插塞41、第一接触插塞42可以与集成电路中的互连结构同步形成。更进一步地，在本实施例中，第一金属本文档来自技高网...

【技术保护点】
1.一种芯片，其特征在于，包括：集成电路区；环绕所述集成电路区的封闭的应力隔断环，所述应力隔断环位于芯片边缘，并包括：若干层第一金属层；位于相邻两层所述第一金属层之间的若干第一金属插塞，所述第一金属插塞的两端分别连接相邻两层所述第一金属层。

【技术特征摘要】
1.一种芯片，其特征在于，包括：集成电路区；环绕所述集成电路区的封闭的应力隔断环，所述应力隔断环位于芯片边缘，并包括：若干层第一金属层；位于相邻两层所述第一金属层之间的若干第一金属插塞，所述第一金属插塞的两端分别连接相邻两层所述第一金属层。2.如权利要求1所述的芯片，其特征在于，还包括位于所述集成电路区和应力隔断环之间的密封环，所述密封环环绕所述集成电路区；所述密封环包括：若干层第二金属层；位于相邻两层所述第二金属层之间的第二金属插塞，所述第二金属插塞的两端分别连接相邻两层所述第二金属层，并环绕所述集成电路区。3.如权利要求2所述的芯片，其特征在于，所述密封环中最顶层第二金属层高于所述应力隔断环中最顶层第一金属层。4.如权利要求3所述的芯片，其特征在于，所述最顶层第一金属层与所述密封环中倒数第三层第二金属层位于同一层，所述倒数第三层第二金属层位于次顶层第二金属层的下一层。5.如权利要求2所述的芯片，其特征在于，所述密封环的数量至少为两个，其中两个所述密封环沿径向间隔设置并分别定义为内环、外环。6.如权...

【专利技术属性】
技术研发人员：张继伟，李钊，
申请(专利权)人：中芯国际集成电路制造天津有限公司，中芯国际集成电路制造上海有限公司，
类型：新型
国别省市：天津,12