具有通过接触与二极管触发器耦接的阴极的硅控整流器制造技术

本发明专利技术涉及具有通过接触与二极管触发器耦接的阴极的硅控整流器，揭露硅控整流器、静电放电电路，以及制造用于静电放电电路的硅控整流器的方法。用于该硅控整流器的装置结构包括位于半导体层中的第一导电类型的第一阱，位于该半导体层中的第二导电类型的第二阱，与该第一阱耦接的阴极，以及与该第二阱耦接的阳极。第一及第二体接触与该第一阱耦接，且该第一及第二体接触分别具有该第一导电类型。触发装置可与该第一体接触耦接。

Silicon controlled rectifier with a cathode coupled to a diode trigger

The present invention relates to a silicon controlled rectifier with a cathode coupled to a diode trigger, exposing a silicon controlled rectifier, an electrostatic discharge circuit, and a method for producing a silicon controlled rectifier for an electrostatic discharge circuit. The device structure for the silicon controlled rectifier consists of a first trap of the first conductive type in the semiconductor layer, a second conductive type second well located in the semiconductor layer, a cathode coupled with the first well, and an anode coupled to the second well. The first and two body contacts are coupled to the first well, and the first and two body contacts respectively have the first conductive type. The trigger device can be coupled to the first contact.

【技术实现步骤摘要】
具有通过接触与二极管触发器耦接的阴极的硅控整流器
本专利技术通常涉及半导体制造及集成电路，尤其涉及硅控整流器、静电放电电路，以及制造用于静电放电电路的硅控整流器的方法。
技术介绍
集成电路可能暴露于静电放电(electrostaticdischarge；ESD)事件，该ESD事件可将潜在大的、破坏性的ESD电流引导至芯片的集成电路。ESD事件包括短时间内自源例如人体或金属物体的电性放电，且可向集成电路输送大量电流。通过例如在芯片中纳入ESD保护电路可保护集成电路免受ESD事件影响。当发生ESD事件时，该ESD保护电路触发功率钳制装置进入低阻抗、导电状态，从而提供将ESD电流引导至地并远离该集成电路的路径。该ESD保护装置将该功率钳制装置保持于其导电状态直至ESD电流耗散并使ESD电压放电至可接受的水平。硅控整流器(silicon-controlledrectifier；SCR)是多层固态装置，在ESD保护电路中常被用作功率钳制装置。在其高阻抗状态下，该硅控整流器将电流传导限于漏电流。不过，触发信号可将该硅控整流器切换至低阻抗状态，以在其阳极与阴极之间传导电流。在移除该触发信号以后，只要来自ESD事件的传导电流超过保持电流，该SCR就保持于其低阻抗状态。当传导电流降至低于该保持电流时，该SCR返回其高阻抗状态。需要改进的硅控整流器、静电放电电路，以及制造用于静电放电电路的硅控整流器的方法。
技术实现思路
依据一个实施例，一种用于硅控整流器的装置结构包括位于半导体层中的第一导电类型的第一阱，位于该半导体层中的第二导电类型的第二阱，与该第一阱耦接的阴极，以及与该第二阱耦接的阳极。第一及第二体接触与该第一阱耦接，且该第一及第二体接触分别具有该第一导电类型。依据一个实施例，一种静电放电保护电路包括硅控整流器，该硅控整流器具有位于半导体层中的第一导电类型的第一阱，位于该半导体层中的第二导电类型的第二阱，与该第一阱耦接的阴极，与该第二阱耦接的阳极，与该第一阱耦接的第一体接触，以及与该第一阱耦接的第二体接触。该第一及第二体接触分别具有该第一导电类型。触发装置与该第一体接触耦接。依据一个实施例，一种形成用于硅控整流器的装置结构的方法包括在半导体层中形成第一导电类型的第一阱，在该半导体层中形成第二导电类型的第二阱，形成与该第一阱耦接的阴极，形成与该第二阱耦接的阳极，以及形成与该第一阱耦接的第一体接触。该方法还包括形成与该第一阱耦接的第二体接触。该第一及第二体接触分别具有该第一导电类型。附图说明包含于并构成本说明书的一部分的附图说明本专利技术的各种实施例，并与上面所作的本专利技术的概括说明以及下面所作的实施例的详细说明一起用以解释本专利技术的实施例。图1至3显示依据本专利技术的实施例处于制程方法的连续制造阶段中的装置结构的剖视图。图4显示包括图3的装置结构的电路图。图5显示依据本专利技术的实施例处于制程方法的初始制造阶段中的装置结构的顶视图。图6显示大体沿图5中的线6-6所作的剖视图。图7显示处于下一制造阶段的类似图6的剖视图。具体实施方式请参照图1并依据本专利技术的实施例，绝缘体上半导体(semiconductor-on-insulator；SOI)衬底10包括装置层12、埋置绝缘体层14，以及操作晶圆16。装置层12通过中间的埋置绝缘体层14与操作晶圆16隔开且远薄于操作晶圆16。装置层12位于埋置绝缘体层14的顶部表面上并通过埋置绝缘体层14与操作晶圆16电性绝缘。埋置绝缘体层14可由电性绝缘体组成，且尤其可构成由二氧化硅(例如，SiO2)组成的埋置氧化物层。通过前端工艺(front-end-of-line；FEOL)制程利用SOI衬底10形成用于硅控整流器的装置结构，如下所述。沟槽隔离区18形成于装置层12中并定义装置层12的半导体材料的装置区的尺寸、几何形状，以及外边界，在该装置区中形成用于硅控整流器的装置结构。沟槽隔离区18可通过浅沟槽隔离(shallowtrenchisolation；STI)技术形成，该技术依靠光刻及干式蚀刻制程来定义深度到达埋置绝缘体层14的顶部表面的沟槽，沉积电性绝缘体来填充该沟槽，以及利用例如化学机械抛光(chemicalmechanicalpolishing；CMP)相对装置层12的顶部表面平坦化该电性绝缘体。沟槽隔离区18可由介电材料组成，例如通过CVD沉积的硅的氧化物(例如，SiO2)。在通过沟槽隔离区18建立的该装置区内的装置层12中形成并列阱20、22。在该装置区中形成阱20之前或之后，可在该装置区中形成阱22。阱20、22由具有相反导电类型的轻掺杂半导体材料组成，且在装置层12中彼此相邻设置。可例如通过在装置层12的该装置区中的选定位置执行离子注入引入掺杂物来形成阱20。可例如通过在装置层12的该装置区中的不同选定位置执行离子注入引入不同的掺杂物来形成阱22。可使用相应的图案化注入掩膜来定义阱20、22的该选定位置，并在形成各阱20、22以后将其剥离。阱20的半导体材料可包括有效赋予n型导电性的来自周期表的第V族的n型掺杂物(例如，磷(P)或砷(As))。阱22的半导体材料可包括有效赋予p型导电性的选自周期表的第III族的p型掺杂物(例如，硼)。注入条件(例如，动能及剂量)经选择以形成具有所需掺杂分布及浓度的各阱20、22。在一个实施例中，阱20、22可由通过选择注入条件形成的轻掺杂半导体材料构成。请参照图2，其中类似的附图标记表示图1中类似的特征，且在下一制造阶段，在装置层12的该装置区内的阱20、22中作为掺杂区形成接触24、26、28、30、32。在该装置区中形成接触28、30、32之前或之后，可在该装置区中形成接触24、26。接触24是位于阱20中的掺杂区且接触26是位于阱22中的掺杂区。接触24、26具有相同的导电类型。接触24由具有与轻掺杂阱20相同的导电类型的重掺杂半导体材料组成。接触26由具有与轻掺杂阱22相反的导电类型的重掺杂半导体材料构成的掺杂区组成。例如通过在装置层12的该装置区中的选定位置执行离子注入引入掺杂物可形成接触24、26。可使用图案化注入掩膜来定义接触24、26的该选定位置，并在注入以后将其剥离。在阱20为n型半导体材料且阱22为p型半导体材料的实施例中，构成接触24、26的半导体材料可包括有效赋予n型导电性的n型掺杂物。注入条件经选择以形成具有所需掺杂分布及浓度的各接触24、26。接触28是位于阱20中的掺杂区且接触30、32是位于阱22中的不同位置的掺杂区。接触28由具有与轻掺杂阱20相反的导电类型的重掺杂半导体材料组成，且接触30、32由具有与轻掺杂阱22相同的导电类型的重掺杂半导体材料组成。例如通过在装置层12的该装置区中的选定位置执行离子注入引入掺杂物可形成接触28、30、32。可使用图案化注入掩膜来定义接触28、30、32的该选定位置，并在注入以后将其剥离。在阱20为n型半导体材料且阱22为p型半导体材料的实施例中，接触28、30、32的半导体材料可包括有效赋予p型导电性的p型掺杂物。注入条件经选择以形成具有所需掺杂分布及浓度的各接触28、30、32。本文中所使用的重掺杂半导体材料可被视为具有高于轻掺杂半导体材料的掺杂物浓度至少一个量级的掺杂物浓本文档来自技高网...

【技术保护点】
1.一种用于硅控整流器的装置结构，该装置结构包括：第一导电类型的第一阱，位于半导体层中；第二导电类型的第二阱，位于该半导体层中；阴极，与该第一阱耦接；阳极，与该第二阱耦接；第一体接触，与该第一阱耦接，该第一体接触具有该第一导电类型；以及第二体接触，与该第一阱耦接，该第二体接触具有该第一导电类型。

【技术特征摘要】
2017.01.05 US 15/398,9461.一种用于硅控整流器的装置结构，该装置结构包括：第一导电类型的第一阱，位于半导体层中；第二导电类型的第二阱，位于该半导体层中；阴极，与该第一阱耦接；阳极，与该第二阱耦接；第一体接触，与该第一阱耦接，该第一体接触具有该第一导电类型；以及第二体接触，与该第一阱耦接，该第二体接触具有该第一导电类型。2.如权利要求1所述的装置结构，其中，该第一体接触包括位于该第一阱中的该第一导电类型的第一掺杂区，该第二体接触包括位于该第一阱中的该第一导电类型的第二掺杂区，且该第一掺杂区及该第二掺杂区分别具有大于该第一阱的掺杂物浓度的掺杂物浓度。3.如权利要求2所述的装置结构，其中，该第一掺杂区通过该第一阱的部分与该第二掺杂区隔开。4.如权利要求2所述的装置结构，其中，该阴极包括位于该第一阱中的该第二导电类型的第三掺杂区，且该阳极包括位于该第二阱中的该第一导电类型的掺杂区。5.如权利要求1所述的装置结构，其中，该第一体接触包括自该第一阱突出的第一半导体鳍片，该第二体接触包括自该第一阱突出的第一半导体鳍片，且该第一体接触的该第一半导体鳍片及该第二体接触的该第一半导体鳍片分别具有大于该第一阱的掺杂物浓度的掺杂物浓度。6.如权利要求5所述的装置结构，其中，该第一体接触的该第一半导体鳍片通过该第一阱的部分与该第二体接触的该第一半导体鳍片隔开。7.如权利要求5所述的装置结构，其中，该第一体接触的该第一半导体鳍片与该第二体接触的该第一半导体鳍片沿长度平行排列。8.如权利要求5所述的装置结构，其中，该阴极包括自该第一阱突出的半导体鳍片，该阳极包括自该第二阱突出的半导体鳍片，该阴极的该半导体鳍片由具有该第二导电类型的半导体材料组成，以及该阳极的该半导体鳍片由具有该第一导电类型的半导体材料组成。9.如权利要求5所述的装置结构，其中，该第一体接触包括自该第一阱突出的第二半导体鳍片，该第二体接触包括自该第一阱突出的第二半导体鳍片，且该第一体接触的该第二半导体鳍片及该第二体接触的该第二半导体鳍片分别具有大于该第一阱的该掺杂物浓度的该掺杂物浓度。10.一种静电放电保护电路，包括：硅控整流器，包括位于半导体层中的第一导电类型的第一阱，位于该半导体层中的第二导电类型的第二阱，与该第一阱耦接的阴极，与该第二阱耦接的阳极，与该第一阱耦接的第一体接触，以及与该第一阱耦接的第二体接触，该第一体接触及该第二体接触分别具有该第一导电类型；以及触发装置，与该...

【专利技术属性】
技术研发人员：李由，M·普拉布，M·穆罕默德，J·B·小坎皮，罗伯特·J·葛乐尔二世，索夫克·米拉，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY