一种低功耗逐次逼近型模数转换电路及其控制方法技术

本发明专利技术公开了本发明专利技术一种低功耗逐次逼近型模数转换电路及其控制方法，电路包括比较器、数模转换器和逐次逼近逻辑单元，比较器能在输出比较结果后输出锁存就绪信号，并控制逐次逼近逻辑单元在比较结果产生后立即更新数字编码输出，使数模转换器在比较结果产生后更新输出，同时控制比较器复位，将数模转换器更新输出步骤提前在比较器比较步骤之前发生，有效避免了比较器中的前置放大器因应对数模转换器输出波动而需要提高速度要求的问题，有效降低了比较器中前置放大器的速度要求，并减小前置放大器的偏置电流，从而减小比较器的功耗，达到降低逐次逼近型模数转换电路功耗的目的。本发明专利技术可广泛应用于模数转换技术领域。

A low power successive approximation analog-to-digital converter and its control method

The invention discloses a low-power successive approximation analog digital conversion circuit and its control method. The circuit includes a comparator, a digital to analog converter and a successive approximation logic unit. The comparator can output the latched ready signal after the output comparison result, and control the successive approximation logic unit to update immediately after the comparison result is produced. Digital coded output makes the digital to analog converter update output after the result of comparison and control the comparator reset. The update output step of the digital to analog converter occurs before the comparator comparison step, which effectively avoids the need to improve the speed requirement of the pre amplifier in the comparator due to the output fluctuation of the log mode converter. The problem is effectively reducing the speed requirement of the preamplifier in the comparator and reducing the bias current of the preamplifier, thus reducing the power consumption of the comparator and reducing the power consumption of the successive approximation analog to digital conversion circuit. The invention can be widely applied to the field of analog-to-digital conversion technology.

【技术实现步骤摘要】
一种低功耗逐次逼近型模数转换电路及其控制方法
本专利技术涉及模数转换
，尤其涉及一种低功耗逐次逼近型模数转换电路及其控制方法。
技术介绍
模数转换技术是将模拟信号转换成数字信号的一种技术。现实世界中出现的信号例如光强信号、心电图信号等都以模拟信号的形式出现，若需要将这些信号进行数字处理，则要将这些信号转换成数字信号。实现这一种技术的电路称为模数转换电路，而现今的模数转换电路多以半导体集成电路的形式实现。主流的半导体模数转换电路的结构有快闪型、逐次逼近型、流水线型和Sigma-Delta型等，其中逐次逼近型模数转换电路适用于诸如可穿戴设备和可植入式医疗设备等低功耗场合。传统的逐次逼近型模数电路包括比较器、数模转换器和逐次逼近逻辑三个部分，其中比较器由前置放大器和动态锁存器组成，比较器将数模转换器的输出与共模电压进行比较。传统的逐次逼近型模数转换电路中的比较器和逐次逼近逻辑均只由时钟信号驱动，故传统的逐次逼近型模数转换电路中的所有步骤例如比较器复位、数模转换器更新输出和比较器比较等都只能从时钟信号的上升沿或下降沿开始发生，其中数模转换器更新输出和比较器比较两个步骤同时发生，这会引起如下的不良情况：由于比较器开始比较时数模转换器的输出尚未稳定，数模转换器的输出的波动将引起比较器中前置放大器输出的波动。在最坏情况下，即数模转换器更新输出时其输出从远离共模电压跨过并非常接近共模电压的情况下，比较器中的前置放大器因速度限制其输出的波动在时钟周期结束时尚未达到最终状态，从而导致错误的比较结果产生。而比较器中的前置放大器的速度由摆率及增益带宽积这两个参数决定，要提高比较器中的前置放大器的速度即提高这两个参数，需要大大增加其偏置电流，这将导致整个逐次逼近型模数电路的功耗增加。
技术实现思路
为了解决上述技术问题，本专利技术的目的是提供一种能减少偏置电流的低功耗逐次逼近型模数转换电路及其控制方法。本专利技术所采取的技术方案是：一种低功耗逐次逼近型模数转换电路，包括比较器、数模转换器和逐次逼近逻辑单元；所述比较器的正相输入端连接共模电压，所述比较器的反相输入端连接至数模转换器的输出端，所述比较器的时钟输入端连接时钟信号，所述比较器的复位输入端与比较器的第二输出端连接，所述比较器的第一输出端输出比较结果，所述比较器的第二输出端输出锁存就绪信号；所述逐次逼近逻辑单元的时钟输入端连接时钟信号，所述逐次逼近逻辑单元的第一输入端连接至比较器的第一输出端，所述逐次逼近逻辑单元的第二输入端连接至比较器的第二输出端，所述逐次逼近逻辑单元的第一输出端输出采样控制信号，所述逐次逼近逻辑单元的第二输出端输出数字编码；所述数模转换器的采样输入端连接模拟信号，所述数模转换器的第一输入端连接至逐次逼近逻辑单元的第一输入端，所述数模转换器的第二输入端连接至逐次逼近逻辑单元的第二输出端。作为所述的一种低功耗逐次逼近型模数转换电路的进一步改进，所述的比较器包括前置放大器、动态锁存器和锁存就绪信号产生电路；所述前置放大器的正相输入端连接共模电压，所述前置放大器的反相输入端连接至数模转换器的输出端，所述前置放大器的复位端与锁存就绪信号产生电路的输出端连接，所述前置放大器的正相输出端连接至动态锁存器的正相输入端，所述前置放大器的反相输出端连接至动态锁存器的反相输入端，所述动态锁存器的复位端连接时钟信号，所述动态锁存器的正相输出端输出比较结果，所述动态锁存器的正相输出端分别连接至逐次逼近逻辑单元的第一输入端和锁存就绪信号产生电路的第一输入端，所述动态锁存器反相输出端连接至锁存就绪信号产生电路的第二输入端，所述锁存就绪信号产生电路的输出端连接至逐次逼近逻辑单元的第二输入端，所述锁存就绪信号产生电路的输出端输出锁存就绪信号。作为所述的一种低功耗逐次逼近型模数转换电路的进一步改进，所述锁存就绪信号产生电路包括第一反相器、第二反相器和或非门；所述第一反相器的输入端连接至动态锁存器的正相输出端，所述第一反相器的输出端连接或非门的第一输入端，所述第二反相器的输入端连接至动态锁存器反相输出端，所述第二反相器的输出端连接至或非门的第二输入端，所述或非门的输出端分别连接至前置放大器的复位端和逐次逼近逻辑单元的第二输入端。本专利技术所采用的另一个技术方案是：一种用于所述的一种低功耗逐次逼近型模数转换电路的控制方法，包括以下步骤：S1、在一个转换开始时，在第一个时钟信号上升沿，所述逐次逼近逻辑单元输出高电平的采样控制信号，所述数模转换器采样模拟信号，所述比较器输出低电平的锁存就绪信号；S2、在下一个时钟信号的上升沿，所述逐次逼近逻辑单元输出低电平的采样控制信号，所述数模转换器停止采样模拟信号，所述比较器将共模电压和数模转换器的输出进行比较；S3、所述比较器输出比较结果，所述比较器输出比较结果后，比较器输出高电平的锁存就绪信号；S4、在锁存就绪信号的上升沿，所述逐次逼近逻辑单元根据比较结果的更新输出数字编码，所述数模转换器根据数字编码更新输出，所述比较器复位；S5、重复S2～S4的步骤，直至当前转换完成，所述逐次逼近逻辑单元输出转换结果的数字编码。作为所述控制方法的进一步改进，所述比较器输出比较结果与比较器输出高电平的锁存就绪信号之间间隔一个建立时间。本专利技术的有益效果是：本专利技术一种低功耗逐次逼近型模数转换电路及其控制方法中比较器能在输出比较结果后输出锁存就绪信号，并控制逐次逼近逻辑单元在比较结果产生后立即更新数字编码输出，使数模转换器在比较结果产生后更新输出，同时控制比较器复位，将数模转换器更新输出步骤提前在比较器比较步骤之前发生，使比较器在将数模转换器输出和共模电压比较时数模转换器输出已经稳定，避免了比较器中的前置放大器因应对数模转换器输出波动而需要提高速度要求的问题，有效降低了比较器中前置放大器的速度要求，并减小前置放大器的偏置电流，从而减小比较器的功耗，达到降低逐次逼近型模数转换电路功耗的目的。附图说明图1是本专利技术一种低功耗逐次逼近型模数转换电路的结构示意图；图2是本专利技术一种低功耗逐次逼近型模数转换电路中比较器的结构示意图；图3是本专利技术一种低功耗逐次逼近型模数转换电路中锁存就绪信号产生电路的结构示意图；图4是本专利技术控制方法的模数转换时序安排示意图。具体实施方式下面结合附图对本专利技术的具体实施方式作进一步说明：参考图1，本专利技术一种低功耗逐次逼近型模数转换电路，包括比较器、数模转换器和逐次逼近逻辑单元；所述比较器的正相输入端连接共模电压，所述比较器的反相输入端连接至数模转换器的输出端，所述比较器的时钟输入端连接时钟信号，所述比较器的复位输入端与比较器的第二输出端连接，所述比较器的第一输出端输出比较结果，所述比较器的第二输出端输出锁存就绪信号；所述逐次逼近逻辑单元的时钟输入端连接时钟信号，所述逐次逼近逻辑单元的第一输入端连接至比较器的第一输出端，所述逐次逼近逻辑单元的第二输入端连接至比较器的第二输出端，所述逐次逼近逻辑单元的第一输出端输出采样控制信号，所述逐次逼近逻辑单元的第二输出端输出数字编码；所述数模转换器的采样输入端连接模拟信号，所述数模转换器的第一输入端连接至逐次逼近逻辑单元的第一输入端，所述数模转换器的第二输入端连接至逐次逼近逻辑单元的第二输出端。参考图2，进一步作为优选的实施方本文档来自技高网...

【技术保护点】
1.一种低功耗逐次逼近型模数转换电路，其特征在于：包括比较器、数模转换器和逐次逼近逻辑单元；所述比较器的正相输入端连接共模电压，所述比较器的反相输入端连接至数模转换器的输出端，所述比较器的时钟输入端连接时钟信号，所述比较器的复位输入端与比较器的第二输出端连接，所述比较器的第一输出端输出比较结果，所述比较器的第二输出端输出锁存就绪信号；所述逐次逼近逻辑单元的时钟输入端连接时钟信号，所述逐次逼近逻辑单元的第一输入端连接至比较器的第一输出端，所述逐次逼近逻辑单元的第二输入端连接至比较器的第二输出端，所述逐次逼近逻辑单元的第一输出端输出采样控制信号，所述逐次逼近逻辑单元的第二输出端输出数字编码；所述数模转换器的采样输入端连接模拟信号，所述数模转换器的第一输入端连接至逐次逼近逻辑单元的第一输入端，所述数模转换器的第二输入端连接至逐次逼近逻辑单元的第二输出端。

【技术特征摘要】
1.一种低功耗逐次逼近型模数转换电路，其特征在于：包括比较器、数模转换器和逐次逼近逻辑单元；所述比较器的正相输入端连接共模电压，所述比较器的反相输入端连接至数模转换器的输出端，所述比较器的时钟输入端连接时钟信号，所述比较器的复位输入端与比较器的第二输出端连接，所述比较器的第一输出端输出比较结果，所述比较器的第二输出端输出锁存就绪信号；所述逐次逼近逻辑单元的时钟输入端连接时钟信号，所述逐次逼近逻辑单元的第一输入端连接至比较器的第一输出端，所述逐次逼近逻辑单元的第二输入端连接至比较器的第二输出端，所述逐次逼近逻辑单元的第一输出端输出采样控制信号，所述逐次逼近逻辑单元的第二输出端输出数字编码；所述数模转换器的采样输入端连接模拟信号，所述数模转换器的第一输入端连接至逐次逼近逻辑单元的第一输入端，所述数模转换器的第二输入端连接至逐次逼近逻辑单元的第二输出端。2.根据权利要求1所述的一种低功耗逐次逼近型模数转换电路，其特征在于：所述的比较器包括前置放大器、动态锁存器和锁存就绪信号产生电路；所述前置放大器的正相输入端连接共模电压，所述前置放大器的反相输入端连接至数模转换器的输出端，所述前置放大器的复位端与锁存就绪信号产生电路的输出端连接，所述前置放大器的正相输出端连接至动态锁存器的正相输入端，所述前置放大器的反相输出端连接至动态锁存器的反相输入端，所述动态锁存器的复位端连接时钟信号，所述动态锁存器的正相输出端输出比较结果，所述动态锁存器的正相输出端分别连接至逐次逼近逻辑单元的第一输入端和锁存就绪信号产生电路的第一输入端，所述动态锁存器反相输出端连接至锁存就绪信号产生电路的第二输...

【专利技术属性】
技术研发人员：贺小勇，何俊良，史信荣，蔡敏，吴彤彤，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：广东,44