一种逐次逼近型模拟数字转换器制造技术

本发明专利技术涉及一种逐次逼近型模拟数字转换器，包括如下：采样开关与全差分电荷再分配型数字模拟转换器并联；并联后与动态比较器、异步转换逻辑电路依次串联；所述的全差分电荷再分配型数字模拟转换器包括：P端电容阵列、N端电容阵列和基准驱动反向器；P端电容阵列与N端电容阵列对称，P端电容阵列与第一类基准驱动反向器串联，串联后第一类基准驱动反向器输出端部分与异步转换逻辑电路相连；N端电容阵列输出与第二类基准驱动反向器串联，串联后第二类基准驱动反向器输出端部分与异步转换逻辑电路相连。通过本发明专利技术的异步转换逻辑电路，减小了传输延时时间，提高电路采样速率，降低逻辑电路开销，同时也适用于低电源电压工作。

【技术实现步骤摘要】
一种逐次逼近型模拟数字转换器
本专利技术涉及模拟数字转换电路
，尤其涉及了一种逐次逼近型模拟数字转换器。
技术介绍
近年来，SOC系统对集成在内部的ADC(模拟数字转换器)要求越来越高的采样速率和越来越低的功耗，异步SAR(逐次逼近型)ADC凭借其电路规模小和易于实现的优势，在中高速、中高精度的ADC应用场合中使用非常广泛。传统的SARADC中，异步转换逻辑由标准CMOS逻辑和触发器实现，这种实现方式传输延时大，逻辑开销大，不适合高速和低功耗的应用场合，而采用动态逻辑电路实现异步转换逻辑可以实现较小的延时和较低的逻辑开销，同时不同的动态逻辑电路实现方式，达到的效果差别较大。
技术实现思路
本专利技术所要解决的技术问题是由于在传统的SARADC中，异步转换逻辑由标准CMOS逻辑和触发器实现，而这种实现方式传输延时大，逻辑开销大，同时不适合高速和低功耗的应用场合。为解决上面的技术问题，本专利技术提供了一种逐次逼近型模拟数字转换器，该转换器包括如下：采样开关、全差分电荷再分配型数字模拟转换器、动态比较器、异步转换逻辑电路；采样开关与全差分电荷再分配型数字模拟转换器并联；并联后与动态比较器本文档来自技高网...

【技术保护点】
一种逐次逼近型模拟数字转换器，其特征在于,包括如下：采样开关、全差分电荷再分配型数字模拟转换器、动态比较器、异步转换逻辑电路；采样开关与全差分电荷再分配型数字模拟转换器并联；并联后与动态比较器、异步转换逻辑电路依次串联；所述的全差分电荷再分配型数字模拟转换器包括：P端电容阵列、N端电容阵列和基准驱动反向器；P端电容阵列与N端电容阵列对称，P端电容阵列与第一类基准驱动反向器串联，串联后第一类基准驱动反向器输出端部分与异步转换逻辑电路相连；N端电容阵列输出与第二类基准驱动反向器串联，串联后第二类基准驱动反向器输出端部分与异步转换逻辑电路相连。

【技术特征摘要】
1.一种逐次逼近型模拟数字转换器，其特征在于,包括如下：采样开关、全差分电荷再分配型数字模拟转换器、动态比较器、异步转换逻辑电路；采样开关与全差分电荷再分配型数字模拟转换器并联；并联后与动态比较器、异步转换逻辑电路依次串联；所述的全差分电荷再分配型数字模拟转换器包括：P端电容阵列、N端电容阵列和基准驱动反向器；P端电容阵列与N端电容阵列对称，P端电容阵列与第一类基准驱动反向器串联，串联后第一类基准驱动反向器输出端部分与异步转换逻辑电路相连；N端电容阵列输出与第二类基准驱动反向器串联，串联后第二类基准驱动反向器输出端部分与异步转换逻辑电路相连。2.根据权利要求1所述的一种逐次逼近型模拟数字转换器，其特征在于，所述的P、N端电容阵列中包含至少两个电容相互并联。3.根据权利要求1或2所述的一种逐次逼近型模拟数字...

【专利技术属性】
技术研发人员：赵辉，曹英帅，
申请(专利权)人：国民技术股份有限公司，
类型：发明
国别省市：广东,44