流水线型模数转换器模拟前端电路制造技术

本发明专利技术涉及一种流水线型模数转换器模拟前端电路，包括：第一Buffer单元、第二Buffer单元、第一采样保持单元、第二采样保持单元、第三采样保持单元、第四采样保持单元及时钟产生单元；其中，所述第一Buffer单元与所述第二Buffer单元均电连接信号输入端；所述第一采样保持单元与所述第三采样保持单元均电连接所述第一Buffer单元；所述第二采样保持单元与所述第四采样保持单元均电连接所述第二Buffer单元；所述时钟产生单元分别电连接所述第一采样保持单元、所述第二采样保持单元、所述第三采样保持单元、所述第四采样保持单元。本发明专利技术提供的流水线型模数转换器模拟前端电路，在满足高速时域交织流水线型模数转换器对模拟前端电路性能要求的同时，电路结构简单且功耗低。

Analog front end circuit of pipelined analog to digital converter

The invention relates to a pipelined analog front-end circuit, including: the first second Buffer unit, Buffer unit, the first unit, the second sampling unit, sample and hold the third sample and hold unit, fourth sampling unit and a clock generating unit; wherein, the first Buffer unit and the Buffer unit second are electrically connected to the signal input; the first sampling unit and the third sample holding unit is electrically connected to the first Buffer unit; the second sampling unit and the fourth sample and hold unit are electrically connected with the second Buffer unit; the clock generating unit is respectively electrically connected with the first sampling unit, the second sample and hold unit, the third sampling unit, the fourth sample and hold unit. The analog front-end circuit of the pipelined analog to digital converter provided by the present invention satisfies the performance requirements of the analog high-speed front end circuit when the high-speed time domain interleaved pipelined analog to digital converter is satisfied, and the circuit structure is simple and the power consumption is low.

【技术实现步骤摘要】
流水线型模数转换器模拟前端电路
本专利技术属模数转换器领域，特别涉及一种流水线型模数转换器模拟前端电路。
技术介绍
随着科学技术的不断发展，在众多应用领域中，如超宽带系统、软件无线电系统、频谱分析仪、电子示波器等通讯和测试系统，随着模拟输入信号带宽的不断增大，对模数转换器的性能，尤其是采样率和精度提出了更高的要求。为了实现高速的采样率，高达数千兆赫兹以上，时域交织技术受到了研究人员及工业界的青睐。在实现高采样率的前提下，同时要满足高精度的要求，流水线型模数转换器是不错的选择。因此，对时域交织流水线型模数转换器的研究具有重要意义。现有技术中，由于流水线模数转换器的时钟频率较高且输入信号带宽较大，所以其前端电路结构相对复杂，且功耗较大，极大地降低了整个电路的性能。为此需要对模数转换器模拟前端电路的结构进行优化设计。
技术实现思路
为了解决上述技术问题，本专利技术提供了一种流水线型模数转换器模拟前端电路，包括：第一Buffer单元、第二Buffer单元、第一采样保持单元、第二采样保持单元、第三采样保持单元、第四采样保持单元及时钟产生单元；其中，所述第一Buffer单元与所述第二Buffer单元本文档来自技高网...

【技术保护点】
一种流水线型模数转换器模拟前端电路，其特征在于，包括：第一Buffer单元、第二Buffer单元、第一采样保持单元、第二采样保持单元、第三采样保持单元、第四采样保持单元及时钟产生单元；其中，所述第一Buffer单元与所述第二Buffer单元均电连接信号输入端(VIN‑IN)；所述第一采样保持单元与所述第三采样保持单元均电连接所述第一Buffer单元；所述第二采样保持单元与所述第四采样保持单元均电连接所述第二Buffer单元；所述时钟产生单元分别电连接所述第一采样保持单元、所述第二采样保持单元、所述第三采样保持单元、所述第四采样保持单元；所述第一采样保持单元、所述第二采样保持单元、所述第三采样保...

【技术特征摘要】
1.一种流水线型模数转换器模拟前端电路，其特征在于，包括：第一Buffer单元、第二Buffer单元、第一采样保持单元、第二采样保持单元、第三采样保持单元、第四采样保持单元及时钟产生单元；其中，所述第一Buffer单元与所述第二Buffer单元均电连接信号输入端(VIN-IN)；所述第一采样保持单元与所述第三采样保持单元均电连接所述第一Buffer单元；所述第二采样保持单元与所述第四采样保持单元均电连接所述第二Buffer单元；所述时钟产生单元分别电连接所述第一采样保持单元、所述第二采样保持单元、所述第三采样保持单元、所述第四采样保持单元；所述第一采样保持单元、所述第二采样保持单元、所述第三采样保持单元及所述第四采样保持单元的输出端分别对应电连接第一模数转换单元、第二模数转换单元、第三模数转换单元及第四模数转换单元。2.根据权利要求1所述的流水线型模数转换器模拟前端电路，其特征在于，所述第一Buffer单元包括：第一电流源(ID1)、第二电流源(ID2)、第三电流源(ID3)、第四电流源(ID4)、第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、第七MOS管(M7)及第八MOS管(M8)；其中，所述第二电流源(ID2)、所述第一MOS管(M1)、所述第五MOS管(M5)及所述第六MOS管(M6)依次串接于电源端(VDD)与接地端(GND)之间；所述第一电流源(ID1)与所述第二MOS管(M2)依次串接于所述电源端(VDD)与所述第一MOS管(M1)与所述第五MOS管(M5)串接形成的节点之间；所述第三电流源(ID3)、所述第三MOS管(M3)、所述第七MOS管(M7)及所述第八MOS管(M8)依次串接于所述电源端(VDD)与接地端(GND)之间；所述第四电流源(ID4)与所述第四MOS管(M4)依次串接于所述电源端(VDD)与所述第三MOS管(M3)与所述第七MOS管(M7)串接形成的节点之间；所述第一MOS管(M1)的衬底电连接所述第三MOS管(M3)的衬底，且第三MOS管(M3)的衬底与源端相连；所述第一MOS管(M1)的栅极与所述第三MOS管(M3)的栅极均电连接所述信号输入端(VIN-IN)；所述第二MOS管(M2)的栅极电连接至所述第二电流源(ID2)与所述第一MOS管(M1)串接形成的节点处；所述第四MOS管(M4)的栅极电连接至所述第三电流源(ID3)与所述第三MOS管(M3)串接形成的节点处；所述第五MOS管(M5)的栅极与所述第七MOS管(M7)的栅极均电连接第一偏置电压端(VB1)；所述第六MOS管(M6)的栅极与所述第八MOS管(M8)的栅极均电连接第二偏置电压端(VB2)；所述第一MOS管(M1)与所述第五MOS管(M5)串接形成的节点形成所述第一Buffer单元的输出端分别电连接至所述第一采样保持单元及所述第三采样保持单元的输入端。3.根据权利要求2所述的流水线型模数转换器模拟前端电路，其特征在于，所述第二输Buffer单元与所述第一Buffer单元的电路结构相同且其输出端分别电连接所述第二采样保持单元与所述第四采样保持单元的输入端。4.根据权利要求1所述的流水线型模数转换器模拟前端电路，其特征在于，所述第一采样保持单元包括：运算放大器(AMP)、采样电容(CS)、第一开关(φ1)、第二开关(φ2)、第三开关(φ3)及第四开关(φ4)；其中，所述第一开关(φ1)、所述采样电容(CS)及所述第二开关(φ2)依次串接于所述第一Buffer单元的输出端与所述接地端(GND)之间；所述运算放大器(AMP)的反相输入端电连接至所述采样电容(CS)与所述第二开关(φ2)串接形成的节点位置处；所述运算放大器(AMP)的正相输入端电连接所述接地端(GND)；所述运算放大器(AMP)的输出端电连接所述第一模数转换单元的输入端；所述第三开关(φ3)电连接于所述第一开关(φ1)与所述采样电容(CS)串接形成的节点与所述运算放大器(AMP)的输出端之间；所述第四开关(φ4)电连接于所述运算放大器(AMP)的输出端与所述接地端(GND)之间。5.根据权利要求4所述的流水线型模数转换器模拟前端电路，其特征在于，所述第二采样保持单元、所述第三采样保持单元、所述第四采样保持单元与所述第一采样保持单元结构均相同。6.根据权利要求4所述的流水线型模数转换单元模拟前端电路，其特征在于，所述运算放大器(AMP)包括第九MOS管(M9)、第十MOS管(M10)、第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)、第十五MOS管(M15)、第十六MOS管(M16)、第十七MOS管(M17)、NMOS输入管折叠共源共栅辅助运放(AN)、PMOS输入管折叠共源共栅辅助运放(AP)、第一电容(C1)、第二电容(C2)、第五开关(φ5)及第六开关(φ6)；其中，所述第九MOS管(M9...

【专利技术属性】
技术研发人员：朱樟明，王莉莎，刘马良，刘术彬，丁瑞雪，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61