半导体装置及其制造方法制造方法及图纸

本发明专利技术公开了一种半导体装置及其制造方法，涉及半导体技术领域。该半导体装置包括：集电区；与该集电区邻接的基区；与该基区邻接的发射区；以及在该发射区上的掺杂的半导体层；其中该掺杂的半导体层的宽度大于发射区的宽度，该掺杂的半导体层的导电类型与该发射区的导电类型相同。本发明专利技术中，在发射区之上的掺杂的半导体层的宽度大于发射区的宽度，从而相当于增加了发射区的宽度，提高器件的β值，从而提高器件性能。

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及半导体
，特别涉及一种半导体装置及其制造方法。
技术介绍
BJT(BipolarJunctionTransistor，双极结型晶体管)的直流电流放大系数β与发射区的宽度成正比，并且与基区的宽度成反比。一般通过高剂量或高能量的离子注入方法来获得比较宽的发射区，但是这将会在基区中引入高密度的晶体缺陷，并造成发射区到集电区的漏电流甚至产生短路问题。在大部分电路或者器件中，BJT是一种寄生器件，例如可以是在MOS(MetalOxideSemiconductor，金属氧化物半导体)器件旁边的寄生器件，因此发射区和基区的宽度将被器件所限制。优化它们的宽度需要额外的掩模或者牺牲MOS器件的性能。
技术实现思路
本专利技术的专利技术人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。根据本专利技术的第一方面，提供了一种半导体装置，包括：集电区；与所述集电区邻接的基区；与所述基区邻接的发射区；以及在所述发射区上的掺杂的半导体层；其中所述掺杂的半导体层的宽度大于所述发射区的宽度，所述掺杂的半导体层的导电类型与所述发射区的导电类型相同。在一个实施例中，所述半导体层的材料包括多晶硅。在一个实施例中，所述基区包括：第一基区部分，所述集电区位于所述第一基区部分的一侧；第二基区部分和第三基区部分，均位于所述第一基区部分的与所述集电区相对的另一侧，所述第二基区部分与第三基区部分间隔排列；所述第二基区部分位于所述发射区与所述第一基区部分之间。在一个实施例中，所述半导体装置还包括：在所述第三基区部分上的金属硅化物层；在所述第二基区部分上的与所述掺杂的半导体层邻接的金属硅化物层。在一个实施例中，所述第三基区部分包括：堆叠的第一部分和第二部分，所述第一部分比第二部分更靠近所述第一基区部分，所述第二部分的掺杂浓度大于所述第一部分的掺杂浓度；其中，在所述第二部分之上设置有所述金属硅化物层。在一个实施例中，所述半导体装置还包括：第一阱区，在平行于所述第二基区部分与第三基区部分的排列方向的方向上，与所述第一基区部分邻接设置；第二阱区和第三阱区，均位于所述第一阱区的一侧，并沿平行于所述排列方向的方向间隔设置；掺杂浓度大于所述第三阱区的第四阱区，所述第三阱区位于所述第四阱区与第一阱区之间；在所述第二阱区上的栅极结构；在所述第二阱区内且在所述栅极结构两侧的源区和漏区。在一个实施例中，所述半导体装置还包括：金属硅化物层，位于所述源区、所述第四阱区和所述漏区之上。在一个实施例中，所述半导体装置还包括：第一沟槽隔离部，将所述第三基区部分与第二基区部分、发射区隔开。在一个实施例中，所述半导体装置还包括：第二沟槽隔离部，将所述第二阱区与第三阱区、第四阱区隔开。在上述半导体装置中，在发射区之上的掺杂的半导体层的宽度大于发射区的宽度，从而相当于增加了发射区的宽度，提高器件的β值，从而提高器件性能。根据本专利技术的第二方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：集电区、与所述集电区邻接的基区以及与所述基区邻接的发射区；以及在所述发射区上形成掺杂的半导体层；其中所述掺杂的半导体层的宽度大于所述发射区的宽度，所述掺杂的半导体层的导电类型与所述发射区的导电类型相同。在一个实施例中，所述半导体层的材料包括多晶硅。在一个实施例中，所述基区包括：第一基区部分，所述集电区位于所述第一基区部分的一侧；第二基区部分和第三基区部分，均位于所述第一基区部分的与所述集电区相对的另一侧，所述第二基区部分与第三基区部分间隔排列；所述第二基区部分位于所述发射区与所述第一基区部分之间。在一个实施例中，在所述发射区上形成掺杂的半导体层的步骤包括：在所述半导体结构上形成未掺杂的半导体层；对所述未掺杂的半导体层执行图案化，以将所述未掺杂的半导体层分成隔离开的第一半导体部分和第二半导体部分；其中，所述第一半导体部分位于所述发射区之上，所述第一半导体部分的宽度大于所述发射区的宽度，所述第二半导体部分位于所述第三基区部分之上；对所述第一半导体部分执行第一掺杂，使得所述第一半导体部分的导电类型与所述发射区的导电类型相同；以及对所述第二半导体部分执行第二掺杂，使得所述第二半导体部分的导电类型与所述基区的导电类型相同。在一个实施例中，所述方法还包括：在所述第一半导体部分的一部分上形成阻挡层；在未被所述阻挡层遮挡的所述第一半导体部分上和所述第二半导体部分上形成金属层；执行热处理以使得所述金属层和与其接触的半导体层发生反应，从而形成金属硅化物层，其中，所述金属硅化物层的一部分位于所述第三基区部分上，另一部分位于所述第二基区部分上且与所述掺杂的半导体层邻接；以及去除所述阻挡层。在一个实施例中，所述第三基区部分包括：堆叠的第一部分和第二部分，所述第一部分比第二部分更靠近所述第一基区部分，所述第二部分的掺杂浓度大于所述第一部分的掺杂浓度；其中，在所述第二部分之上设置有所述金属硅化物层。在一个实施例中，在提供半导体结构的步骤中，所述半导体结构还包括：第一阱区，在平行于所述第二基区部分与第三基区部分的排列方向的方向上，与所述第一基区部分邻接设置；第二阱区和第三阱区，均位于所述第一阱区的一侧，并沿平行于所述排列方向的方向间隔设置；掺杂浓度大于所述第三阱区的第四阱区，所述第三阱区位于所述第四阱区与第一阱区之间；在所述第二阱区上的栅极结构；在所述第二阱区内且在所述栅极结构两侧的源区和漏区。在一个实施例中，在对所述未掺杂的半导体层执行图案化的过程中，所述未掺杂的半导体层还被分成与所述第一半导体部分隔离开的第三半导体部分以及与所述第三半导体部分隔离开的第四半导体部分；其中，所述第三半导体部分位于所述源区和所述第四阱区之上，所述第四半导体部分位于所述漏区之上。在一个实施例中，所述基区与所述源区和所述漏区的导电类型相同，在对所述第二半导体部分执行第二掺杂的过程中，还对所述第三半导体部分和所述第四半导体部分执行所述第二掺杂。在一个实施例中，在提供半导体结构的步骤中，所述半导体结构还包括：第一沟槽隔离部，将所述第三基区部分与第二基区部分、发射区隔开。在一个实施例中，在提供半导体结构的步骤中，所述半导体结构还包括：第二沟槽隔离部，将所述第二阱区与第三阱区、第四阱区隔开。在上述制造方法中，通过在发射区上形成掺杂的半导体层，该半导体层的宽度大于发射区的宽度，相当于增加了发射区的宽度，因此可以提高器件的β值，从而提高器件性能。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本专利技术的实施例，并且连同说明书一起用于解释本专利技术的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本专利技术，其中：图1是示出根据本专利技术一个实施例的半导体装置的制造方法的流程图。图2A至图2J是示意性地示出根据本专利技术一个实施例的半导体装置的制造过程中若干阶段的结构的横截面图。图3A至图3J是示意性地示出根据本专利技术另一个实施例的半导体装置的制造过程中若干阶段的结构的横截面图。具体实施方式现在将参照附图来详细描述本专利技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：集电区；与所述集电区邻接的基区；与所述基区邻接的发射区；以及在所述发射区上的掺杂的半导体层；其中所述掺杂的半导体层的宽度大于所述发射区的宽度，所述掺杂的半导体层的导电类型与所述发射区的导电类型相同。

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：集电区；与所述集电区邻接的基区；与所述基区邻接的发射区；以及在所述发射区上的掺杂的半导体层；其中所述掺杂的半导体层的宽度大于所述发射区的宽度，所述掺杂的半导体层的导电类型与所述发射区的导电类型相同。2.根据权利要求1所述的半导体装置，其特征在于，所述半导体层的材料包括多晶硅。3.根据权利要求1所述的半导体装置，其特征在于，所述基区包括：第一基区部分，所述集电区位于所述第一基区部分的一侧；第二基区部分和第三基区部分，均位于所述第一基区部分的与所述集电区相对的另一侧，所述第二基区部分与所述第三基区部分间隔排列；所述第二基区部分位于所述发射区与所述第一基区部分之间。4.根据权利要求3所述的半导体装置，其特征在于，还包括：在所述第三基区部分上的金属硅化物层；在所述第二基区部分上的与所述掺杂的半导体层邻接的金属硅化物层。5.根据权利要求4所述的半导体装置，其特征在于，所述第三基区部分包括：堆叠的第一部分和第二部分，所述第一部分比所述第二部分更靠近所述第一基区部分，所述第二部分的掺杂浓度大于所述第一部分的掺杂浓度；其中，在所述第二部分之上设置有所述金属硅化物层。6.根据权利要求3所述的半导体装置，其特征在于，还包括：第一阱区，在平行于所述第二基区部分与第三基区部分的排列方向的方向上，与所述第一基区部分邻接设置；第二阱区和第三阱区，均位于所述第一阱区的一侧，并沿平行于所述排列方向的方向间隔设置；掺杂浓度大于所述第三阱区的第四阱区，所述第三阱区位于所述第四阱区与第一阱区之间；在所述第二阱区上的栅极结构；在所述第二阱区内且在所述栅极结构两侧的源区和漏区。7.根据权利要求6所述的半导体装置，其特征在于，还包括：金属硅化物层，位于所述源区、所述第四阱区和所述漏区之上。8.根据权利要求3至7任一项所述的半导体装置，其特征在于，还包括：第一沟槽隔离部，将所述第三基区部分与第二基区部分、发射区隔开。9.根据权利要求6至7任一项所述的半导体装置，其特征在于，还包括：第二沟槽隔离部，将所述第二阱区与第三阱区、第四阱区隔开。10.一种半导体装置的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构包括：集电区、与所述集电区邻接的基区以及与所述基区邻接的发射区；以及在所述发射区上形成掺杂的半导体层；其中所述掺杂的半导体层的宽度大于所述发射区的宽度，所述掺杂的半导体层的导电类型与所述发射区的导电类型相同。11.根据权利要求10所述的方法，其特征在于，所述半导体层的材料包括多晶硅。12.根据权利要求10所述的方法，其特征在于，所述基区包括：第一基区部分，所述集电区位于所述第一基区部分的一侧；第二基区部分和第三基区部分，均位于所述第一基区部分的与所述集电区相对的另一侧，所述第二基区部分与所述第三基区部分间隔排列；所述第二基区部分位于所述发射区与所述第一基区部分之间。13.根据权利...

【专利技术属性】
技术研发人员：蔡建祥，王鷁奇，赵伟立，杨晓芳，贾敬国，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31