半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底上具有栅极结构，所述栅极结构两侧的半导体衬底内具有源漏掺杂区，所述栅极结构的顶部表面具有第一停止层，所述源漏掺杂区表面具有第二停止层，所述半导体衬底、源漏掺杂区和栅极结构上具有层间介质层，所述层间介质层位于第一停止层和第二停止层表面；在所述层间介质层中形成暴露出第一停止层的第一开口；在所述层间介质层中形成暴露出第二停止层的第二开口；去除第一开口底部的第一停止层，形成第一接触孔；去除第二开口底部的第二停止层，形成第二接触孔；在所述第一接触孔和第二接触孔内形成导电插塞。所形成的半导体接触电阻较小，性能较好。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
技术介绍
在半导体
中，半导体集成电路的制造是极其复杂的过程，目的在于将特定电路所需的电子组件和线路缩小制作在小面积的晶片上。其中，各个组件必须通过适当的内连导线进行电连接，才能发挥所期望的功能。由于集成电路的制造向超大规模集成电路发展，其内部的电路密度越来越大，随着芯片中所含元件数量的不断增加，实际上就减少了表面连线的可用空间。这一问题的一种解决方法是采用多层金属导线设计，利用多层绝缘层和导电层相互叠加的多层连接，这就需要制作大量的导电插塞。以现有的MOS晶体管工艺为例，需要在源区、漏区以及栅极上形成导电插塞，以实现MOS晶体管在集成电路中的多层金属导线互连。而且，为了改善源区、漏区或栅极与导电插塞之间的导通性能，现有技术中一般在源区、漏区或栅极的表面形成金属硅化物来减小接触电阻，以此提高半导体结构的性能。然而，采用现有技术形成的导电插塞的接触电阻较大，半导体结构性能较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构的形成方法，能够改善半导体结构性能。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上具有栅极结构，所述栅极结构的顶部表面具有第一停止层，所述源漏掺杂区表面具有第二停止层，所述半导体衬底、源漏掺杂区和栅极结构上具有层间介质层，所述层间介质层位于第一停止层和第二停止层表面；在所述层间介质层中形成暴露出所述第一停止层的第一开口；在所述层间介质层中形成暴露出所述第二停止层的第二开口；去除第一开口底部的第一停止层形成第一接触孔；去除第二开口底部的第二停止层形成第二接触孔；在所述第一接触孔和第二接触孔内形成导电插塞。可选的，在形成第一开口之后，形成所述第二开口。可选的，形成第一开口的步骤包括：在所述层间介质层上形成第一图形层，所述第一图形层暴露出第一停止层上的部分层间介质层；以所述第一图形层为掩膜，刻蚀所述层间介质层直至暴露出第一停止层，形成第一开口。可选的，形成第二开口的步骤包括：在所述第一开口内以及所述层间介质层上形成牺牲层，所述牺牲层暴露出第二停止层上的部分层间介质层表面；以所述牺牲层为掩膜，刻蚀所述层间介质层直至暴露出第二停止层，形成第二开口。可选的，形成所述第二开口之后，形成第一接触孔之前，还包括：采用灰化工艺去除牺牲层直至暴露出第一开口底部的第一停止层。可选的，在形成第一开口之前，形成所述第二开口。可选的，形成第二开口的步骤包括：在所述层间介质层上形成第二图形层，所述第二图形层暴露出第二停止层上的部分层间介质层；以所述第二图形层为掩膜，刻蚀所述层间介质层直至暴露出第二停止层，形成第二开口。可选的，形成第一开口的步骤包括：在所述第二开口内以及所述层间介质层上形成牺牲层，所述牺牲层暴露出第一停止层上的部分层间介质层表面；以所述牺牲层为掩膜，刻蚀所述层间介质层直至暴露出第一停止层，形成第一开口。可选的，所述栅极结构包括栅介质层以及位于栅介质层上的栅极层；所述栅介质层的材料为高K介质材料；所述栅极层的材料为金属。可选的，所述栅极结构、第一停止层和层间介质层的形成步骤包括：在半导体衬底表面形成伪栅极结构，所述伪栅极结构包括伪栅极层；在所述伪栅极结构两侧的半导体衬底内形成源漏掺杂区；在形成源漏掺杂区之后，在半导体衬底上形成第一介质层，所述第一介质层暴露出伪栅极层的顶部表面；去除伪栅极层，在第一介质层内形成伪栅开口；在所述伪栅开口内形成栅极结构；去除部分栅极结构，在第一介质层内的栅极结构顶部形成停止层开口；在所述停止层开口内形成第一停止层；平坦化所述第一停止层；在第一停止层上形成第二介质层，所述第一介质层和第二介质层构成所述层间介质层。可选的，所述栅极结构包括栅介质层以及位于栅介质层上的栅极层；栅极结构包括栅极层，所述栅极层的材料为多晶硅。可选的，所述栅极结构、第一停止层和层间介质层的形成步骤包括：在所述半导体衬底表面形成栅极结构；在所述栅极结构两侧的衬底内形成源漏掺杂区；在所述栅极结构表面形成第一停止层；在所述第一停止层、所述源漏掺杂区以及所述半导体衬底上形成层间介质层。可选的，在形成所述源漏掺杂区之后，在形成第一停止层之前，在源漏掺杂区表面形成第二停止层；所述第二停止层的形成工艺包括：化学气相沉积工艺。可选的，去除第二开口底部的第二停止层之前，对第二开口底部的源漏掺杂区进行离子注入。可选的，所述离子注入工艺为无定型化注入工艺，所述无定型化注入工艺所注入的离子包括锗离子。可选的，在形成第二接触孔之后，在所述第一接触孔和第二接触孔内形成导电插塞之前，在所述第一接触孔和第二接触孔的侧壁和底部表面形成金属硅化物。可选的，所述金属硅化物的形成方法包括：所述第一接触孔和第二接触孔侧壁和底部表面沉积形成材料层；所述材料层经退火形成所述金属硅化物。可选的，所述金属硅化物包括：钛硅化合物。可选的，形成所述导电插塞的步骤包括：在所述第一接触孔和第二接触孔内沉积金属材料层；平坦化所述金属材料层直至暴露出所述层间介质层的顶部表面。相应的，本专利技术还提供一种半导体结构，包括：衬底，所述衬底上具有栅极结构和源漏掺杂区，所述源漏掺杂区位于栅极结构的两侧的半导体衬底内；位于半导体衬底、源漏掺杂区和栅极结构上的层间介质层；位于栅极结构上的层间介质层中的第一接触孔；位于源漏掺杂区上的层间介质层中的第二接触孔；位于第一接触孔和第二接触孔内的导电插塞。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供一种半导体结构的形成方法中，所述第一开口用于后续形成第一接触孔，所述第一接触孔后续用于形成与栅极结构电连接的导电插塞；所述第二开口用于形成第二接触孔，所述第二接触孔后续用于形成于源漏掺杂区电连接的导电插塞。由于所述第一开口底部和第二开口底部分别暴露出第一停止层和第二停止层，所述第一停止层和第二停止层能够在后续工艺步骤中，用于防止源漏掺杂区表面的材料或栅极结构表面的材料受到污染侵蚀或附着工艺副产物。由于源漏掺杂区表面和栅极结构表面在形成第一开口和第二开口的过程中受到保护，从而减少源漏掺杂区或栅极结构与导电插塞之间接触电阻，进而有利于提高半导体结构的性能。进一步，在所述第一开口以及所述层间介质层表面形成牺牲层，以牺牲层为掩膜，刻蚀所述层间介质层，在所述源漏掺杂区上方形成第二开口。后续通过灰化工艺去除牺牲层，第一开口的深宽比较第二开口的深宽比小，灰化去除牺牲层较彻底，能够有效的防止灰化去除牺牲层不彻底对后续工艺造成影响，从而提高半导体结构的性能。进一步，去除第二开口底部的第二停止层之前，对第二开口底部的源漏掺杂区进行离子注入。所述离子注入工艺为无定型化注入工艺，所述源漏掺杂区材料通常为晶型良好的硅材料，所述晶型良好的硅材料经无定型化注入工艺之后变成无定形态硅材料。虽然所述无定形态硅材料在灰化工艺去除牺牲层时更容易被氧化，但是，源漏掺杂区上的第二停止层隔离了源漏掺杂区表面的材料与灰化气体接触，从而起到保护源漏掺杂区表面的材料的作用。所述源漏掺杂区上的第二停止层能够防止源漏掺杂区表面的材料被氧化，从而降低源漏掺杂区与导电插塞之间接触电阻，进而有利于提高半导体结构本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上具有栅极结构，所述栅极结构两侧的半导体衬底内具有源漏掺杂区，所述栅极结构的顶部表面具有第一停止层，所述源漏掺杂区表面具有第二停止层，所述半导体衬底、源漏掺杂区和栅极结构上具有层间介质层，所述层间介质层位于第一停止层和第二停止层表面；在所述层间介质层中形成暴露出所述第一停止层的第一开口；在所述层间介质层中形成暴露出所述第二停止层的第二开口；去除第一开口底部的第一停止层，形成第一接触孔；去除第二开口底部的第二停止层，形成第二接触孔；在所述第一接触孔和第二接触孔内形成导电插塞。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上具有栅极结构，所述栅极结构两侧的半导体衬底内具有源漏掺杂区，所述栅极结构的顶部表面具有第一停止层，所述源漏掺杂区表面具有第二停止层，所述半导体衬底、源漏掺杂区和栅极结构上具有层间介质层，所述层间介质层位于第一停止层和第二停止层表面；在所述层间介质层中形成暴露出所述第一停止层的第一开口；在所述层间介质层中形成暴露出所述第二停止层的第二开口；去除第一开口底部的第一停止层，形成第一接触孔；去除第二开口底部的第二停止层，形成第二接触孔；在所述第一接触孔和第二接触孔内形成导电插塞。2.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成第一开口之后，形成所述第二开口。3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成第一开口的步骤包括：在所述层间介质层上形成第一图形层，所述第一图形层暴露出第一停止层上的部分层间介质层；以所述第一图形层为掩膜，刻蚀所述层间介质层直至暴露出第一停止层，形成第一开口。4.如权利要求2所述的半导体结构的形成方法，其特征在于，形成第二开口的步骤包括：在所述第一开口内以及所述层间介质层上形成牺牲层，所述牺牲层暴露出第二停止层上的部分层间介质层表面；以所述牺牲层为掩膜，刻蚀所述层间介质层直至暴露出第二停止层，形成第二开口。5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述第二开口之后，形成第一接触孔之前，还包括：采用灰化工艺去除牺牲层直至暴露出第一开口底部的第一停止层。6.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成第一开口之前，形成所述第二开口。7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成第二开口的步骤包括：在所述层间介质层上形成第二图形层，所述第二图形层暴露出第二停止层上的部分层间介质层；以所述第二图形层为掩膜，刻蚀所述层间介质层直至暴露出第二停止层，形成第二开口。8.如权利要求6所述的半导体结构的形成方法，其特征在于，形成第一开口的步骤包括：在所述第二开口内以及所述层间介质层上形成牺牲层，所述牺牲层暴露出第一停止层上的部分层间介质层表面；以所述牺牲层为掩膜，刻蚀所述层间介质层直至暴露出第一停止层，形成第一开口。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构包括栅介质层以及位于栅介质层上的栅极层；所述栅介质层的材料为高K介质材料；所述栅极层的材料为金属。10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述栅极结构、第一停止层和层间介质层的形成步骤包括：在半导体衬底表面形成伪栅极结构，所述伪栅极结构包括伪栅极层；在所述伪栅极结构两侧的半导体衬底内...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31