一种基准电压源制造技术

本发明专利技术提出了一种基准电压源，属于模拟集成电路技术领域。该基准电压源包括启动电路以及与其分别连接的偏置电压产生电路、运放电路和基准电压产生电路。启动电路在上电信号的触发下，对基准电压产生电路进行充电，以使得基准电压产生电路摆脱简并偏置点，进入正常工作状态，且之后与启动电路分离。运放电路还与基准电压产生电路连接，以在基准电压产生电路处于正常工作状态时为基准电压产生电路调制基准电压。偏置电压产生电路与启动电路、运放电路和基准电压产生电路均连接，以为它们提供偏置电压。在停机信号触发下，上述各电路均进入高阻状态。本发明专利技术能够及时正确地启动和停机，并且在停机时能够实现极低功耗，功耗能够降到nA级别。

A reference voltage source

The invention provides a reference voltage source, belonging to the analog integrated circuit technology field. The reference voltage source comprises a starting circuit, a bias voltage generating circuit connected with the voltage source, an operational amplifier circuit and a reference voltage generating circuit. When the starting circuit is triggered by the power up signal, the circuit is charged for the reference voltage generation circuit, so that the reference voltage generation circuit gets rid of the degenerate bias point and enters the normal working state, and then separates the circuit from the starting circuit. The amplifier circuit is also connected with the reference voltage generation circuit to generate the circuit modulation reference voltage for the reference voltage when the reference voltage generation circuit is in normal working state. The bias voltage generation circuit is connected with the starting circuit, the operational amplifier circuit and the reference voltage generating circuit, so as to provide bias voltage for them. Under the triggering of the stop signal, all the above circuits are in a high resistance state. The invention can start and stop in time and correctly, and can achieve extremely low power consumption when shutting down, and the power consumption can be reduced to nA level.

【技术实现步骤摘要】
一种基准电压源
本专利技术属于模拟集成电路
，涉及一种电压源，尤其是基准电压源。
技术介绍
基准电压源为集成电路中其它电路模块提供一个对电源电压、温度等不敏感的基准电压，是集成电路中不可或缺的构成模块，广泛应用于模数转换器(ADC)、数模转换器(DAC)、传感器接口以及电源管理等电路中。除了提供基准电压外，基准电压源通常还提供偏置电流给集成电路中的上电复位模块以及时钟电路模块，这两个模块是其所在集成电路上电进入正常工作状态所不可缺少的。基于CMOS工艺的基准电压产生电路需要一个启动电路使其在上电时摆脱简并偏置点并进入正常工作状态。电路启动后，启动电路中的MOS管工作于亚阈值状态，通常需要消耗几个uA至几十个uA的电流。随着对低功耗电路的需求，特别是电池供电的传感器等应用的增加，要求集成电路具有停机和再启动的功能，即在闲置时可以进入极低功耗的停机状态，在收到再启动信号后又可以迅速进入正常工作状态。这就要求基准电压源在上电时能够迅速进入正常工作状态使需要其提供偏置电流的上电复位电路以及时钟电路开始工作，又需要在集成电路进入正常状态后能够自我关闭进入零功耗(除了漏电流)的停机状态。因此消耗几个uA的现有启动电路不能满足超低功耗的需求。
技术实现思路
本专利技术的目的在于提供一种微功耗可停机的基准电压源，使得其能够正确地启动和停机，且在停机时功耗大大降低。为了达到上述目的，本专利技术的解决方案是：一种基准电压源，包括启动电路以及与所述启动电路分别连接的偏置电压产生电路、运放电路和基准电压产生电路；所述启动电路在上电信号的触发下，对所述基准电压产生电路进行充电，以使得所述基准电压产生电路摆脱简并偏置点，进入正常工作状态，且之后与所述启动电路分离；所述运放电路还与所述基准电压产生电路连接，以在所述基准电压产生电路处于正常工作状态时为所述基准电压产生电路调制基准电压；所述偏置电压产生电路与所述启动电路、所述运放电路和所述基准电压产生电路均连接，以为所述启动电路、所述运放电路和所述基准电压产生电路提供偏置电压；在停机信号触发下，所述启动电路、所述偏置电压产生电路、所述运放电路和所述基准电压产生电路均进入高阻状态。所述启动电路包括第一PMOS管M1、电压调节电路、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7和第八NMOS管M8；第一PMOS管M1的源极连接电源电压，栅极连接停机信号SD，漏极连接所述电压调节电路的一端；所述电压调节电路的一端连接第一PMOS管M1的漏极，另一端连接第八NMOS管M8的栅极，以调节第八NMOS管M8的栅极电压；第五NMOS管M5的源极接地，栅极连接第一偏置电压VBN1，漏极连接第八NMOS管M8的栅极；第六NMOS管M6的漏极与第五NMOS管M5的漏极和第八NMOS管M8的栅极连接，第六NMOS管M6的栅极连接所述停机信号SD，源极接地；第七PMOS管M7的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第八NMOS管M8的漏极；第七PMOS管M7的漏极还连接第三偏置电压VBP1；第八NMOS管M8的源极接地；所述基准电压源被触发停机时，所述停机信号SD为高电平，所述反停机信号SDB为低电平；所述基准电压源被触发启动时，所述停机信号SD为低电平，所述反停机信号SDB为高电平；所述基准电压产生电路产生的基准电压为设定值时，第一偏置电压VBN1为高电平，否则第一偏置电压VBN1为低电平；第三偏置电压VBP1为高电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均处于高阻状态；第三偏置电压VBP1为低电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均被接通；优选地，所述高电平为电源电压，所述低电平为接地电压；优选地，所述电压调节电路包括第二PMOS管M2；第二PMOS管M2的源极连接第一PMOS管M1的漏极，栅极和漏极均连接第五NMOS管M5的漏极；进一步优选地，所述电压调节电路还包括第三PMOS管M3；第三PMOS管M3串联在第二PMOS管M2与第五NMOS管M5之间；第三PMOS管M3的源极连接第二PMOS管M2的漏极，第三PMOS管M3的栅极、漏极与第二PMOS管M2的栅极一起连接第五NMOS管M5的漏极；更进一步优选地，所述电压调节电路还包括第四PMOS管M4，第四PMOS管M4串联在第三PMOS管M3与第五NMOS管M5之间；第四PMOS管M4的源极连接第三PMOS管M3的漏极，第四PMOS管M4的栅极、漏极与第三PMOS管M3的栅极一起连接第五NMOS管M5的漏极。或者，所述启动电路包括第一NMOS管M1、电压调节电路、第五PMOS管M5、第六PMOS管M6、第七PMOS管M7和第八PMOS管M8，第三十五NMOS管M35和第三十六NMOS管M36；第一NMOS管M1的源极接地，栅极连接反停机信号SDB，漏极连接所述电压调节电路；所述电压调节电路的一端连接第一NMOS管M1的漏极，另一端连接第八PMOS管M8的栅极，以调节第八PMOS管M8的栅极电压；第五PMOS管M5的源极连接电源电压，栅极连接第三偏置电压VBP1，漏极连接第八PMOS管M8的栅极；第六PMOS管M6的源极连接电源电压，漏极与第五PMOS管M5的漏极和第八PMOS管M8的栅极连接，栅极连接反停机信号SDB；第七PMOS管M7的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第三十六NMOS管M36的漏极；第七PMOS管M7的漏极还连接第三偏置电压VBP1；第八PMOS管M8的源极连接电源电压，栅极与所述电压调节电路的另一端、第五PMOS管M5的漏极和第六PMOS管M6的漏极连接在一起，漏极连接第三十五NMOS管M35的漏极；第三十五NMOS管M35的源极和第三十六NMOS管36的源极均接地，栅极相连且均与第三十五NMOS管M35的漏极连接；第三十五NMOS管M35的漏极连接第八PMOS管M8的漏极，第三十六NMOS管M36的漏极连接第七PMOS管M7的漏极；所述基准电压源被触发停机时，所述反停机信号SDB为低电平；所述基准电压源被触发启动时，所述反停机信号SDB为高电平；所述基准电压产生电路产生的基准电压为设定值时，第一偏置电压VBN1为高电平，否则第一偏置电压VBN1为低电平；第三偏置电压VBP1为高电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均处于高阻状态；第三偏置电压VBP1为低电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均被接通；优选地，所述高电平为电源电压，所述低电平为接地电压；优选地，所述电压调节电路包括第二NMOS管M2；第二NMOS管M2的源极连接第一NMOS管M1的漏极，栅极和漏极均连接第五PMOS管M5的漏极；进一步优选地，所述电压调节电路还包括第三NMOS管M3；第三NMOS管M3串联在第二NMOS管M2与第一NMOS管M1之间；第三NMOS管M3的源极连接第一NMOS管M1的漏极，第三NMOS管M3的栅极与第二NMOS管M2的栅极、漏极一起连接第五PMOS管M5的漏极；更进一步优选地，所述电压调节电路还包括第四NMOS管M4，第四NMOS管M4串联在第三NMOS管M3与第一NMOS管M1之间；第四NMOS管M4的本文档来自技高网...

【技术保护点】
1.一种基准电压源，其特征在于：包括启动电路以及与所述启动电路分别连接的偏置电压产生电路、运放电路和基准电压产生电路；所述启动电路在上电信号的触发下，对所述基准电压产生电路进行充电，以使得所述基准电压产生电路摆脱简并偏置点，进入正常工作状态，且之后与所述启动电路分离；所述运放电路还与所述基准电压产生电路连接，以在所述基准电压产生电路处于正常工作状态时为所述基准电压产生电路调制基准电压；所述偏置电压产生电路与所述启动电路、所述运放电路和所述基准电压产生电路均连接，以为所述启动电路、所述运放电路和所述基准电压产生电路提供偏置电压；在停机信号触发下，所述启动电路、所述偏置电压产生电路、所述运放电路和所述基准电压产生电路均进入高阻状态。

【技术特征摘要】
1.一种基准电压源，其特征在于：包括启动电路以及与所述启动电路分别连接的偏置电压产生电路、运放电路和基准电压产生电路；所述启动电路在上电信号的触发下，对所述基准电压产生电路进行充电，以使得所述基准电压产生电路摆脱简并偏置点，进入正常工作状态，且之后与所述启动电路分离；所述运放电路还与所述基准电压产生电路连接，以在所述基准电压产生电路处于正常工作状态时为所述基准电压产生电路调制基准电压；所述偏置电压产生电路与所述启动电路、所述运放电路和所述基准电压产生电路均连接，以为所述启动电路、所述运放电路和所述基准电压产生电路提供偏置电压；在停机信号触发下，所述启动电路、所述偏置电压产生电路、所述运放电路和所述基准电压产生电路均进入高阻状态。2.根据权利要求1所述的基准电压源，其特征在于：所述启动电路包括第一PMOS管M1、电压调节电路、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7和第八NMOS管M8；第一PMOS管M1的源极连接电源电压，栅极连接停机信号SD，漏极连接所述电压调节电路的一端；所述电压调节电路的一端连接第一PMOS管M1的漏极，另一端连接第八NMOS管M8的栅极，以调节第八NMOS管M8的栅极电压；第五NMOS管M5的源极接地，栅极连接第一偏置电压VBN1，漏极连接第八NMOS管M8的栅极；第六NMOS管M6的漏极与第五NMOS管M5的漏极和第八NMOS管M8的栅极连接，第六NMOS管M6的栅极连接所述停机信号SD，源极接地；第七PMOS管M7的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第八NMOS管M8的漏极；第七PMOS管M7的漏极还连接第三偏置电压VBP1；第八NMOS管M8的源极接地；所述基准电压源被触发停机时，所述停机信号SD为高电平，所述反停机信号SDB为低电平；所述基准电压源被触发启动时，所述停机信号SD为低电平，所述反停机信号SDB为高电平；所述基准电压产生电路产生的基准电压为设定值时，第一偏置电压VBN1为高电平，否则第一偏置电压VBN1为低电平；第三偏置电压VBP1为高电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均处于高阻状态；第三偏置电压VBP1为低电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均被接通；优选地，所述高电平为电源电压，所述低电平为接地电压；优选地，所述电压调节电路包括第二PMOS管M2；第二PMOS管M2的源极连接第一PMOS管M1的漏极，栅极和漏极均连接第五NMOS管M5的漏极；进一步优选地，所述电压调节电路还包括第三PMOS管M3；第三PMOS管M3串联在第二PMOS管M2与第五NMOS管M5之间；第三PMOS管M3的源极连接第二PMOS管M2的漏极，第三PMOS管M3的栅极、漏极与第二PMOS管M2的栅极一起连接第五NMOS管M5的漏极；更进一步优选地，所述电压调节电路还包括第四PMOS管M4，第四PMOS管M4串联在第三PMOS管M3与第五NMOS管M5之间；第四PMOS管M4的源极连接第三PMOS管M3的漏极，第四PMOS管M4的栅极、漏极与第三PMOS管M3的栅极一起连接第五NMOS管M5的漏极。3.根据权利要求1所述的基准电压源，其特征在于：所述启动电路包括第一NMOS管M1、电压调节电路、第五PMOS管M5、第六PMOS管M6、第七PMOS管M7和第八PMOS管M8，第三十五NMOS管M35和第三十六NMOS管M36；第一NMOS管M1的源极接地，栅极连接反停机信号SDB，漏极连接所述电压调节电路；所述电压调节电路的一端连接第一NMOS管M1的漏极，另一端连接第八PMOS管M8的栅极，以调节第八PMOS管M8的栅极电压；第五PMOS管M5的源极连接电源电压，栅极连接第三偏置电压VBP1，漏极连接第八PMOS管M8的栅极；第六PMOS管M6的源极连接电源电压，漏极与第五PMOS管M5的漏极和第八PMOS管M8的栅极连接，栅极连接反停机信号SDB；第七PMOS管M7的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第三十六NMOS管M36的漏极；第七PMOS管M7的漏极还连接第三偏置电压VBP1；第八PMOS管M8的源极连接电源电压，栅极与所述电压调节电路的另一端、第五PMOS管M5的漏极和第六PMOS管M6的漏极连接在一起，漏极连接第三十五NMOS管M35的漏极；第三十五NMOS管M35的源极和第三十六NMOS管36的源极均接地，栅极相连且均与第三十五NMOS管M35的漏极连接；第三十五NMOS管M35的漏极连接第八PMOS管M8的漏极，第三十六NMOS管M36的漏极连接第七PMOS管M7的漏极；所述基准电压源被触发停机时，所述反停机信号SDB为低电平；所述基准电压源被触发启动时，所述反停机信号SDB为高电平；所述基准电压产生电路产生的基准电压为设定值时，第一偏置电压VBN1为高电平，否则第一偏置电压VBN1为低电平；第三偏置电压VBP1为高电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均处于高阻状态；第三偏置电压VBP1为低电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均被接通；优选地，所述高电平为电源电压，所述低电平为接地电压；优选地，所述电压调节电路包括第二NMOS管M2；第二NMOS管M2的源极连接第一NMOS管M1的漏极，栅极和漏极均连接第五PMOS管M5的漏极；进一步优选地，所述电压调节电路还包括第三NMOS管M3；第三NMOS管M3串联在第二NMOS管M2与第一NMOS管M1之间；第三NMOS管M3的源极连接第一NMOS管M1的漏极，第三NMOS管M3的栅极与第二NMOS管M2的栅极、漏极一起连接第五PMOS管M5的漏极；更进一步优选地，所述电压调节电路还包括第四NMOS管M4，第四NMOS管M4串联在第三NMOS管M3与第一NMOS管M1之间；第四NMOS管M4的源极连接第一NMOS管M1的漏极，第四NMOS管M4的栅极与第三NMOS管M3的栅极、第二NMOS管M2的栅极、漏极一起连接第五PMOS管M5的漏极。4.根据权利要求2或3所述的基准电压源，其特征在于：所述偏置电压产生电路包括第一电阻R1、第二电阻R2、第九PMOS管M9、第十四PMOS管M14、第十五PMOS管M15、第十六PMOS管M16、第十七PMOS管M17、第十NMOS管M10、第十一NMOS管M11、第十二NMOS管M12、第十三NMOS管M13、第十八NMOS管M18和第十九NMOS管M19；第九PMOS管M9的源极连接电源电压，栅极连接第三偏置电压VBP1，漏极连接第一电阻R1的一端；第一电阻R1的另一端连接第十NMOS管M10的漏极；第十...

【专利技术属性】
技术研发人员：黄爱华，王健，余生，
申请(专利权)人：上海趣致网络科技股份有限公司，
类型：发明
国别省市：上海,31