一种改善闪存编程能力的方法技术

本发明专利技术公开了一种改善闪存编程能力的方法，包括：在晶圆衬底上依次沉积耦合氧化层、浮栅多晶硅和氮化硅阻挡层；将浮栅多晶硅上方中间部分的氮化硅阻挡层去掉，保留左右侧的氮化硅阻挡层，再对浮栅多晶硅中间的裸露部分进行斜坡蚀刻；在两阻挡层、浮栅多晶硅上沉积一层隔离层；对晶圆衬底的对应浮栅多晶硅开口处的部分进行离子掺杂形成源线下方的重掺杂区，在切断的浮栅多晶硅旁形成两侧墙，并在侧墙中间空隙中填充多晶硅后进行平坦化；在平坦化后的源线多晶硅上生长一层隔离层，除去浮栅多晶硅上左右侧的氮化硅阻挡层，以浮栅上方的氧化层和源线上的隔离层作为阻挡层对剩余的浮栅多晶硅进行蚀刻得到浮栅；优化浮栅侧壁的粗糙度，得到光滑的侧壁。

A method to improve the ability of flash memory programming

The invention discloses a method for improving the ability of flash memory programming. The method includes: the coupling oxidation layer, floating gate polysilicon and silicon nitride barrier layer are deposited on the wafer substrate, the silicon nitride barrier in the middle part above the floating gate polysilicon is removed, the silicon nitride barrier layer on the left and right side is retained, and then the middle of the floating grid polysilicon is exposed. Part of the slope etching is carried out, a layer of isolation layer is deposited on the two barrier layer and the floating gate polysilicon, and the part of the floating gate polysilicon opening at the wafer substrate is doped into a heavy doping area under the source line, forming two sides of the wall beside the cut off grid polysilicon and filling with polysilicon in the middle gap between the side wall. Flatness; grow a layer of isolation layer on the flat source polysilicon after planarization, remove the silicon nitride barrier on the left and right side of the floating gate polysilicon, etch the remaining floating gate polysilicon with the oxidation layer above the floating gate and the isolation layer on the source line as the barrier layer, and optimize the roughness of the side wall of the floating gate to get smooth. Side wall.

【技术实现步骤摘要】
一种改善闪存编程能力的方法
本专利技术涉及一种闪存
，特别是涉及一种改善闪存编程能力的方法。
技术介绍
从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存以其便捷、存储密度高、可靠性好等优点成为非挥发性存储器中研究的热点。一般而言，闪存为分栅结构或叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，具有更高的编程效率，而且可以采取特殊的结构避免“过擦除”，从而具有更长使用寿命，应用尤为广泛，被广泛用于手机、笔记本、掌上电脑和U盘等移动和通讯设备中。在浮栅结构闪存中，浮栅(FG，FloatingGate)的耦合电压直接影响到了存储器的编程和擦除能力。一般而言，一个工艺平台的闪存结构确定以后，编程、擦除的操作电压就相应确定下来，不轻易改变。针对不同产品的不同情况，是通过调整浮栅与字线、源线以及和衬底间的电容的相对大小来寻找最佳的工艺窗口条件。图1为第二代分栅式超级闪存(ESF2，EmbeddedSuperFlash)示意图(右侧的浮栅FG、字线区WL和位线区BL未示出)，如图所示，字线区WL与位线区BL、衬底Bulk和浮栅FG间用氧化物隔离，源线区SL与字线区WL、和浮栅FG间用氧化物隔离，浮栅FG与源线区SL、字线区WL、位线区BL和衬底Bulk间用氧化物隔离，浮栅与衬底、源线区和字线区间的电容分别用CFB、CFS、CFW表示，由于浮栅与衬底间的电容CFB相对其他两个电容较小，在实际应用中，较常通过调整浮栅与字线间的电容CFW或浮栅与源线间的电容CFS来调整两者的耦合系数从而来优化工艺窗口。具体地，浮栅FG和字线区WL的耦合系数(CCR)浮栅FG和源线区SL的耦合系数(SCR)针对编程能力较差的产品，在浮栅与源线间的耦合系数αS足够的情况下，常常需要降低浮栅与字线间的电容CFW，减少浮栅耦合到字线上的电压，提高浮栅电压VFG，从而提高编程能力。要降低浮栅与字线间的电容CFW，传统的做法是调整浮栅的形貌(如浮栅FG左上角鸟嘴形状)，但这种做法常常会导致串扰和擦除的失效，工艺自由度低。而浮栅是由多晶硅沉积而成，在浮栅干法蚀刻之后得到的侧壁是比较粗糙的(如图2)。粗糙的浮栅侧壁会导致有效面积的增大，这无疑会大大增大浮栅与字线间的电容CFW。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种改善闪存编程能力的方法，以通过优化浮栅侧壁的粗糙度，得到光滑的侧壁，降低比表面积，减小浮栅与字线间的电容CFW，从而大幅提高编程能力。为达上述及其它目的，本专利技术提出一种改善闪存编程能力的方法，包括如下步骤：步骤S1，在晶圆衬底(10)上依次沉积耦合氧化层(20)、浮栅多晶硅(30)和氮化硅阻挡层(40)；步骤S2，将浮栅多晶硅(30)上方中间部分的氮化硅阻挡层(40)去掉，保留左侧的氮化硅阻挡层(401)和右侧的氮化硅阻挡层(402)，再对浮栅多晶硅(30)中间的裸露部分进行斜坡蚀刻；步骤S3，在左侧的氮化硅阻挡层(401)、浮栅多晶硅(30)、右侧的氮化硅阻挡层(402)上沉积一层隔离层(50)；步骤S4，对晶圆衬底(10)的对应浮栅多晶硅(30)开口处的部分进行离子掺杂形成源线下方的重掺杂区(801)，在切断的浮栅多晶硅(30)旁形成侧墙(701)和(702)，并在侧墙(701)和(702)中间的空隙中填充多晶硅(802)后进行平坦化；步骤S5，在平坦化后的源线多晶硅(802)上生长一层SiO2隔离层(90)，除去浮栅多晶硅(30)上左侧的氮化硅阻挡层(401)和右侧的氮化硅阻挡层(402)，然后以浮栅上方的氧化层即侧墙(501)、(502)和源线上的SiO2隔离层(90)作为阻挡层对剩余的浮栅多晶硅(30)进行蚀刻得到浮栅(301)和(302)；步骤S6，优化浮栅侧壁的粗糙度，得到光滑的侧壁。进一步地，于步骤S6中，在获得浮栅301和302后，通过高温工艺使浮栅侧壁熔融，得到较光滑的侧壁。进一步地，于步骤S6中，在为获得浮栅(301)和(302)的蚀刻过程中增加小流量各向同性刻蚀气体，得到较光滑的浮栅侧壁，蚀刻完成后获得具有较光滑侧壁的浮栅(301)和(302)。进一步地，于步骤S6后，所述方法还包括：步骤S7，用高温氧化物沉积的方法沉积一层高质量的隧穿氧化层(100)，该氧化层同时作为选择晶体管的栅氧化层使用。进一步地，于步骤S7后，所述方法还包括：步骤S8，再次利用自对准工艺进行字线多晶硅的沉积和蚀刻以形成字线区WL；字线侧墙和位线将在后续工艺中与普通的CMOS器件的栅极侧墙和源漏接触孔一起形成。进一步地，于步骤S1中，用光罩定义出有源区，用浅沟槽隔离(60)进行器件隔离。进一步地，通过光刻和蚀刻工艺将浮栅多晶硅(30)上方中间部分的氮化硅阻挡层(40)去掉，保留左侧的氮化硅阻挡层(401)和右侧的氮化硅阻挡层(402)。进一步地，于步骤S2中，所述浮栅多晶硅(30)中间的裸露部分上将形成弧形凹槽。进一步地，于步骤S3中，在左侧的氮化硅阻挡层(401)、浮栅多晶硅(30)、右侧的氮化硅阻挡层(402)上沉积一层隔离层(50)后，进行自对准蚀刻，在浮栅上形成侧墙(501)和(502)，并利用该侧墙作为阻挡利用蚀刻将浮栅多晶硅(30)切断。进一步地，于步骤S4中，在侧墙(701)和(702)中间的空隙中填充多晶硅(802)后用化学机械研磨工艺进行平坦化。与现有技术相比，本专利技术一种改善闪存编程能力的方法通过优化浮栅侧壁的粗糙度，得到光滑的侧壁，降低比表面积，减小浮栅与字线间的电容CFW，从而大幅提高编程能力。附图说明图1为第二代分栅式超级闪存(ESF2，EmbeddedSuperFlash)示意图；图2为浮栅侧壁示意图；图3为本专利技术一种改善闪存编程能力的方法的步骤流程图；图4-图10为本专利技术具体实施例的工艺流程结构示意图；图11为本专利技术编程时间Tpgm对比结果图；图12为本专利技术编程单元漏电流Ir0对比图；图13为本专利技术写1的满电流对比示意图；图14为本专利技术擦除电压分布对比图；具体实施方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图3为本专利技术一种改善闪存编程能力的方法的步骤流程图。如图3所示，本专利技术一种改善闪存编程能力的方法，包括如下步骤：步骤S1，在清洗后的晶圆衬底10(一般为硅衬底)上依次沉积耦合氧化层(CouplingOxide)20、浮栅多晶硅(FGPoly)30和氮化硅(Si3N4)阻挡层40，用光罩定义出有源区，用浅沟槽隔离(STI)60进行器件隔离，如图4所示，一般采用高温氧化或者沉积方法，但本专利技术不以此为限；步骤S2，通过光刻和蚀刻工艺将浮栅多晶硅(FGPoly)30上方中间部分的氮化硅(Si3N4)阻挡层40去掉，保留左侧的氮化硅(Si3N4)阻挡层401和右侧的氮化硅(Si3N4)阻挡层402，再对浮栅多晶硅(FGPoly)30中间的裸露部分进行斜坡蚀刻(FGSL本文档来自技高网...

【技术保护点】
1.一种改善闪存编程能力的方法，包括如下步骤：步骤S1，在晶圆衬底(10)上依次沉积耦合氧化层(20)、浮栅多晶硅(30)和氮化硅阻挡层(40)；步骤S2，将浮栅多晶硅(30)上方中间部分的氮化硅阻挡层(40)去掉，保留左侧的氮化硅阻挡层(401)和右侧的氮化硅阻挡层(402)，再对浮栅多晶硅(30)中间的裸露部分进行斜坡蚀刻；步骤S3，在左侧的氮化硅阻挡层(401)、浮栅多晶硅(30)、右侧的氮化硅阻挡层(402)上沉积一层隔离层(50)；步骤S4，对晶圆衬底(10)的对应浮栅多晶硅(30)开口处的部分进行离子掺杂形成源线下方的重掺杂区(801)，在切断的浮栅多晶硅(30)旁形成侧墙(701)和(702)，并在侧墙(701)和(702)中间的空隙中填充多晶硅(802)后进行平坦化；步骤S5，在平坦化后的源线多晶硅(802)上生长一层SiO2隔离层(90)，除去浮栅多晶硅(30)上左侧的氮化硅阻挡层(401)和右侧的氮化硅阻挡层(402)，然后以浮栅上方的氧化层即侧墙(501)、(502)和源线上的SiO2隔离层(90)作为阻挡层对剩余的浮栅多晶硅(30)进行蚀刻得到浮栅(301)和(302)；步骤S6，优化浮栅侧壁的粗糙度，得到光滑的侧壁。...

【技术特征摘要】
1.一种改善闪存编程能力的方法，包括如下步骤：步骤S1，在晶圆衬底(10)上依次沉积耦合氧化层(20)、浮栅多晶硅(30)和氮化硅阻挡层(40)；步骤S2，将浮栅多晶硅(30)上方中间部分的氮化硅阻挡层(40)去掉，保留左侧的氮化硅阻挡层(401)和右侧的氮化硅阻挡层(402)，再对浮栅多晶硅(30)中间的裸露部分进行斜坡蚀刻；步骤S3，在左侧的氮化硅阻挡层(401)、浮栅多晶硅(30)、右侧的氮化硅阻挡层(402)上沉积一层隔离层(50)；步骤S4，对晶圆衬底(10)的对应浮栅多晶硅(30)开口处的部分进行离子掺杂形成源线下方的重掺杂区(801)，在切断的浮栅多晶硅(30)旁形成侧墙(701)和(702)，并在侧墙(701)和(702)中间的空隙中填充多晶硅(802)后进行平坦化；步骤S5，在平坦化后的源线多晶硅(802)上生长一层SiO2隔离层(90)，除去浮栅多晶硅(30)上左侧的氮化硅阻挡层(401)和右侧的氮化硅阻挡层(402)，然后以浮栅上方的氧化层即侧墙(501)、(502)和源线上的SiO2隔离层(90)作为阻挡层对剩余的浮栅多晶硅(30)进行蚀刻得到浮栅(301)和(302)；步骤S6，优化浮栅侧壁的粗糙度，得到光滑的侧壁。2.如权利要求1所述的一种改善闪存编程能力的方法，其特征在于：于步骤S6中，在获得浮栅301和302后，通过高温工艺使浮栅侧壁熔融，得到较光滑的侧壁。3.如权利要求2所述的一种改善闪存编程能力的方法，其特征在于：于步骤S6中，在为获得浮栅(301)和(302)的蚀刻过程中增加小流量各向同性刻蚀气体，得到较光滑的浮栅侧壁，蚀刻完成后获得具有较光滑侧壁...

【专利技术属性】
技术研发人员：徐杰，黄冲，李志国，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31