具有基于存储器寿命周期的可变逻辑容量的固态存储装置制造方法及图纸

本发明专利技术揭示具有可变逻辑存储器容量的存储器装置及系统的若干实施例。在一个实施例中，存储器装置可包含共同定义物理存储器容量的多个存储器区域及可操作地耦合到所述多个存储器区域的控制器。所述控制器经配置以将第一逻辑存储器容量广告到主机装置，其中所述第一逻辑存储器容量小于所述物理存储器容量，确定所述存储器区域中的至少一者处在或接近寿命终止，且响应于所述确定，(1)淘汰所述存储器区域中的至少一者且(2)将所述主机装置的逻辑存储器容量缩减到小于所述第一逻辑存储器容量的第二逻辑存储器容量。

【技术实现步骤摘要】
【国外来华专利技术】具有基于存储器寿命周期的可变逻辑容量的固态存储装置
所揭示实施例涉及存储器装置及系统，且更特定来说，所揭示实施例涉及具有基于存储器生命周期的可变逻辑存储器容量的固态存储装置(SSD)。
技术介绍
SSD使用非易失性、固态存储媒体来持久存储大量数据。SSD可以类似于常规硬盘驱动器(HDD)的方式操作，但缺乏HDD的电机、磁盘、读取头及其它移动组件。SSD通常由包含“异或快闪存储器”媒体(其具有随机存取接口)及/或“与非快闪存储器”媒体(其具有比异或快闪存储器更复杂的串行接口)的非易失性媒体构成。与非快闪存储器通常有利于大量数据存储，这是因为与异或快闪存储器相比其具有更高存储器容量、更低成本及更快写入速度。非易失性存储器的一个缺点是其具有有限操作寿命。这是因为写入循环使这些装置中的存储器单元降级。特定来说，通过传送电子通过浮动栅极结构的薄电介质层来对与非快闪存储器中的存储器单元进行编程。在多个写入循环期间，通过电介质层的电子传送使电介质及因此存储器单元保持电子电荷的能力缓慢降级。这导致在存储器控制器读出存储器单元时位错误的数量增加。在特定情况中，控制器可在相对频繁地发生位错误时使用错误码校正技术以校正位错误。然而，最终，存储器的区域将降级到错误码校正变得不切实际或不可行的程度。当这发生时，存储器控制器将不再写入到受影响区域。存储器控制器将继续写入到未完全降级的那些区域，但随时间推移，存储器控制器可可靠地写入的位置将越来越少。当这发生时，SSD已达到其寿命终止。在一些实例中，以标准工作循环操作的SSD可具有在五到十年范围内的寿命。附图说明图1是根据本专利技术的实施例配置的具有存储器装置的系统的框图。图2A到2D是根据本专利技术的实施例在操作的各个阶段中的存储器装置的个别存储器单元的等距示意图。图3是说明根据本专利技术的实施例用于操作存储器装置的方法的流程图。图4是根据本专利技术的实施例包含存储器装置的系统的示意图。具体实施方式如下文更详细地描述，本专利技术涉及基于存储器寿命周期具有可变逻辑存储器容量的存储器装置及相关系统。然而，相关领域的技术人员将了解本专利技术可具有额外实施例，且可在无下文参考图1到4描述的实施例的若干细节的情况下实践本专利技术。在下文所说明的实施例中，在具有基于与非的主存储器组件的固态驱动器(SSD)的上下文中描述存储器装置。然而，根据本专利技术的其它实施例配置的存储器装置可包含其它类型的存储器装置及/或可包含不基于与非(例如，基于异或)或仅部分基于与非的主存储器。图1是根据本专利技术的实施例配置的具有存储器装置或SSD100的系统101的框图。如所展示，SSD100包含主存储器102(例如，与非快闪存储器)、主机装置接口104及经由主机装置接口104将存储器102可操作地耦合到主机装置108(上游中央处理器(CPU))的存储器控制器106(“控制器106”)。在一些实施例中，主机装置108及控制器106可通过串行接口通信，例如串行附接SCSI(SAS)、串行AT附接(ATA)接口、外围组件互连高速(PCIe)或其它适合接口(例如，并行接口)。在图1中所说明的实施例中，SSD装置100进一步包含例如异或快闪存储器110的其它存储器及例如动态随机存取存储器(DRAM)112(包含高速存储区域)的易失性存储器。SSD100还可包含用于I/O控制、电力管理及其它功能的其它组件(图中未展示)。在其它实施例中，SSD100可包含较少组件。例如，在一个实施例中，SSD可配置为包括存储器102的通用快闪存储系统(UFS)，但省略SSD100的异或存储器110及DRAM112组件以减少电力需求及/或制造成本。存储器102包含多个存储器单元120。存储器单元(memoryunit)120各自包含多个存储器单元(memorycell)122。这些存储器单元122可包含例如经配置以持久或半持久存储数据状态的浮动栅极、电容、铁电、磁电及/或其它适合存储元件。存储器102及/或个别存储器单元120还可包含用于存取及/或编程(例如，读取及/或写入)这些存储器单元122的其它电路组件(图中未展示)，例如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、数据输出/数据输入寄存器等及例如用于处理信息及/与控制器106通信的其它功能性。在一个实施例中，存储器单元120中的每一者可由半导体裸片形成且与其它存储器单元裸片一起布置在单个装置封装(图中未展示)中。在其它实施例中，这些存储器单元中的一或多者可共置在单个裸片上及/或跨多个装置封装分布。在图1中所说明的实施例中，存储器单元122可布置成群组或“存储器页”124。存储器页124又可被分组成较大群组或“存储器块”126。在其它实施例中，存储器单元122可布置成不同于所说明实施例中所展示的类型的群组及/或层级。此外，尽管在所说明实施例中出于说明的目的而使用特定数目个存储器单元、页、块及单元展示，但在其它实施例中，单元、页、块及存储器单元的数目可变化且在规模上可大于所说明实例中所展示。例如，在一些实施例中，SSD100可包含例如八个、十个或更多(例如，16、32、64或更多)个存储器单元120。在此类实施例中，每一存储器单元102可包含例如211个存储器块126，其中每一块126包含例如215个存储器页124且块内的每一存储器页124包含例如215个存储器单元122。控制器106可为微控制器、专用逻辑电路(例如，场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它适合处理器。控制器106可包含经配置以执行存储于存储器132(例如，固件)或其它存储器(例如，异或快闪存储器110)中的指令以执行用于控制SSD100的操作且管理SSD100与主机装置108之间的通信的各种过程、逻辑流程及例程的处理器130。一般来说，控制器106可直接个别地存取存储器页124或以在存储器102中定位于对应于原生地址或物理地址[A1到An]及/或物理地址的(若干)范围(例如，物理地址的范围[A5到A100、A1012A2004及A5100A5430])的存储器位置处的页124的群组及/或存储器块126存取存储器页124。举例来说，第一物理地址A1的数个位可对应于选定存储器单元120、选定单元120内的存储器块126及选定块126中的特定存储器页124。控制器106可编程(即，读取及/或写入)在选定物理地址处的存储器102的区域。在基于与非的存储器中，写入操作通常包含使用特定数据值(例如，具有逻辑“0”或逻辑“1”的值的一串数据位)来对选定存储器页124中的存储器单元122进行编程。擦除操作类似于写入操作，但擦除操作将整个存储器块126或多个存储器块126重新编程到相同数据状态(例如，逻辑“0”)除外。主机装置108经由控制器106使用主机-实施地址或逻辑地址[D1到Dm]存取存储器102。逻辑地址允许主机装置108以类似于控制器106基于物理地址[A1到An]存取存储器102的方式存取且编程存储器页124、存储器块126及/或存储器单元120。然而，逻辑地址[D1到Dm]通常是基于主机装置的特定制造商及/或主机装置类型独有的寻址方案(例如，逻辑块寻址(LBA)惯例)。在一些实施例中，控制器106使用例如本文档来自技高网...

【技术保护点】
一种存储器装置，其包括：多个存储器区域，其共同定义物理存储器容量；及控制器，其可操作地耦合到所述存储器区域，其中所述控制器经配置以将第一逻辑存储器容量广告到主机装置，其中所述第一逻辑存储器容量小于物理存储器容量，确定所述存储器区域中的至少一者处在或接近寿命终止，及响应于所述确定，(1)淘汰所述存储器区域中的至少一者且(2)将所述主机装置的逻辑存储器容量缩减到小于所述第一逻辑存储器容量的第二逻辑存储器容量。

【技术特征摘要】
【国外来华专利技术】2015.10.05 US 14/874,8411.一种存储器装置，其包括：多个存储器区域，其共同定义物理存储器容量；及控制器，其可操作地耦合到所述存储器区域，其中所述控制器经配置以将第一逻辑存储器容量广告到主机装置，其中所述第一逻辑存储器容量小于物理存储器容量，确定所述存储器区域中的至少一者处在或接近寿命终止，及响应于所述确定，(1)淘汰所述存储器区域中的至少一者且(2)将所述主机装置的逻辑存储器容量缩减到小于所述第一逻辑存储器容量的第二逻辑存储器容量。2.根据权利要求1所述的存储器装置，其中所述控制器经进一步配置以将所述第二逻辑存储器容量广告到所述主机装置来代替第一逻辑存储器容量。3.根据权利要求1所述的存储器装置，其中所述控制器经进一步配置以：经由第一组存储器地址直接存取所述存储器区域；将所述第一存储器地址中的个别者映射到第二存储器地址，由所述主机装置实施所述第二存储器地址以经由所述控制器存取存储器区域；及在淘汰所述存储器地址中的所述至少一者之后将存储器地址从所述第二存储器地址集合永久地移除到缩减的存储器地址集合。4.根据权利要求3所述的存储器装置，其中所述控制器经进一步配置以对所述缩减的存储器地址集合重新编号。5.根据权利要求1所述的存储器装置，其中所述控制器经进一步配置以将指示所述存储器区域中的所述至少一者处在或接近寿命终止且提示所述主机装置将所述存储器区域中的所述至少一者的内容传送到所述多个存储器区域的一或多个其它存储器区域的通知发送到所述主机装置。6.根据权利要求1所述的存储器装置，其中所述控制器经进一步配置以基于与所述存储器区域中的所述至少一者相关联的写入计数确定所述存储器区域中的所述至少一者处在或接近寿命终止。7.根据权利要求1所述的存储器装置，其中所述控制器经进一步配置以基于与所述存储器区域中的所述至少一者相关联的位错误率确定所述存储器区域中的所述至少一者处在或接近寿命终止。8.根据权利要求1所述的存储器装置，其中所述存储器区域包括与非快闪存储器媒体。9.一种操作存储器装置的方法，其中所述存储器装置包含主存储器及将所述主存储器可操作地耦合到主机装置的控制器，其中所述主存储器包含共同定义物理存储器容量的多个存储器区域，其中所述方法包括：确定所述存储器区域中的至少一者处在或接近寿命终止；及响应于确定所述存储器区域中的所述至少一者处在或接近寿命终止，淘汰所述存储器区域中的所...

【专利技术属性】
技术研发人员：N·赖默斯，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US