肖特基器件制造技术

本实用新型专利技术公开了肖特基器件。一种肖特基器件包括第一导电类型的碳化硅(SiC)基底、漂移层、槽、第二导电类型的势垒层、导电材料、第一电极、和第二电极。漂移层由SiC形成且位于SiC基底上。漂移层具有第一导电类型且杂质浓度低于SiC基底的杂质浓度。漂移层具有顶表面和底表面，底表面接触SiC基底。槽从漂移层的顶表面朝向SiC基底延伸。势垒层接触漂移层并且覆盖槽的侧壁和底壁。导电材料至少部分地填充槽并且接触势垒层。第一电极与漂移层形成肖特基结，与势垒层和导电材料形成低阻接触。第二电极与SiC基底形成欧姆接触。该肖特基器件实现了改善的性能，例如改善的漏电和击穿电压，并且适用于高功率和快速开关应用。

Schottky device

The utility model discloses a Schottky device. A Schottky device consists of a first conductive type of silicon carbide (SiC) substrate, a drift layer, a groove, a second conductive type barrier layer, a conductive material, a first electrode, and a second electrode. The drift layer is formed by SiC and is located on the SiC substrate. The drift layer has the first conductivity type and the impurity concentration below the SiC substrate concentration. The drift layer has a top surface and a bottom surface, and the bottom surface contacts the SiC substrate. The groove extends from the top surface of the drift layer toward the SiC substrate. The barrier layer contacts the drift layer and covers the side walls and the bottom walls of the groove. The conductive material at least partially fills the groove and contacts the barrier layer. The first electrode forms a Schottky junction with the drift layer, forming a low resistance contact with the barrier layer and the conductive material. The second electrode forms the ohm contact with the SiC substrate. The Schottky device has improved performance, such as improved leakage and breakdown voltage, and is suitable for high power and fast switching applications.

【技术实现步骤摘要】
肖特基器件
本技术涉及半导体器件，尤其涉及肖特基器件。
技术介绍
肖特基器件包括在半导体层与金属层之间形成的肖特基结。肖特基器件的特点在于，与通常的PN结二极管相比，具有更低的正向电压降和更快的开关动作。然而，肖特基器件的不利之处在于，在反向偏压下的高泄漏电流和低击穿电压。已经提出了在n型漂移层中引入p型掺杂区(已知为结势垒肖特基二极管)。在反向偏压下，结势垒肖特基二极管表现为PIN二极管，从而屏蔽肖特基结，以期望改善漏电和击穿电压。具有这样结构设计的肖特基二极管的性能改善对于许多应用而言仍然是不能令人满意的。碳化硅(SiC)是一种宽带半导体材料，禁带宽带在2.35eV与3.28eV之间。SiC基半导体在热、化学以及机械性能方面都表现稳定，适用于需要高功率、高速、高温的应用。然而，将硅基器件的制造工艺用于SiC基器件时，由于它们材料特性的不同，存在局限性。例如，对于硅基工艺，通常利用离子注入形成最初的掺杂轮廓(profile)。最初的掺杂轮廓并不平滑，需要热退火来促进掺杂剂的再扩散以形成期望的轮廓。然而，这对于SiC材料而言并不有效，因为在热退火期间，在SiC材料中几乎不存在掺杂剂再扩散。掺杂轮廓破碎并且形成脆弱点，这会增加泄漏电流。
技术实现思路
本技术的示例性实施例通过提供具有新颖结构的肖特基器件，解决了一个或多个如上所述的问题。示例性实施例提供了一种肖特基器件。该肖特基器件包括第一导电类型的碳化硅SiC基底、漂移层、槽、与第一导电类型相反的第二导电类型的势垒层、导电材料、第一电极、和第二电极。漂移层由SiC形成且位于SiC基底上。漂移层具有第一导电类型。漂移层的杂质浓度低于SiC基底的杂质浓度。漂移层具有顶表面和底表面，底表面接触SiC基底。槽从漂移层的顶表面朝向SiC基底延伸。势垒层接触漂移层并且覆盖槽的侧壁和底壁。导电材料至少部分地填充槽并且接触势垒层。第一电极位于漂移层的顶表面上。第一电极与漂移层形成肖特基结，与势垒层和导电材料形成低阻接触。第二电极与SiC基底形成欧姆接触。在一示例性实施例中，势垒层包括具有第一杂质浓度的缓冲结势垒(JB)亚层和具有第二杂质浓度的JB层，第一杂质浓度低于所述第二杂质浓度。示例性实施例还包括一种肖特基器件。该肖特基器件包括SiC基底、漂移层、槽、JB区、缓冲JB亚区、导电或半导电材料、第一金属层、第二金属层。SiC基底是第一导电类型，具有第一表面和第二表面。漂移层是第一导电类型，具有顶表面和底表面。漂移层由SiC形成且设置在SiC基底上，底表面接触SiC基底的第一表面。漂移层的杂质浓度低于SiC基底的杂质浓度。槽形成在漂移层中并且从漂移层的顶表面朝向SiC基底延伸。JB区具有与第一导电类型相反的第二导电类型。JB区从漂移层的顶表面朝向SiC基底延伸并且包围槽。缓冲JB亚区具有第二导电类型。缓冲JB亚区从漂移层的顶表面朝向SiC基底延伸。缓冲JB亚区包围JB区，具有横向包围尺寸和底部包围尺寸，横向包围尺寸能独立于底部包围尺寸被调整。导电材料或半导电材料至少部分地填充槽并且接触JB区。第一金属层设置在漂移层的顶表面上。第一金属层与漂移层形成肖特基结，与JB区和导电材料或半导电材料形成低阻接触。第二金属层接触SiC基底的第二表面以与SiC基底形成欧姆接触。示例性实施例进一步还包括一种肖特基器件。该肖特基器件包括第一导电类型的SiC基底、漂移层、JB区、缓冲JB亚区、阳极、阴极。漂移层由SiC形成且为第一导电类型。漂移层外延生长在SiC基底上。漂移层包括顶表面和底表面。JB区为第二导电类型。JB区具有第一杂质浓度并且利用离子注入而非杂质扩散而形成。JB区从漂移层的顶表面朝向SiC基底延伸。缓冲JB亚区为第二导电类型。缓冲JB亚区具有第二杂质浓度并且利用离子注入而非杂质扩散而形成。缓冲JB亚区从漂移层的顶表面朝向SiC基底延伸。缓冲JB亚区包围JB区，具有横向包围尺寸和底部包围尺寸，横向包围尺寸能独立于底部包围尺寸被调整并且小于底部包围尺寸。第一杂质浓度大于第二杂质浓度。阳极设置在漂移层的顶表面上。阳极与漂移层形成肖特基结，与JB区形成低阻接触。阴极与SiC基底形成欧姆接触。根据本技术的示例性实施例实现了具有改善性能的肖特基器件，诸如降低的漏电和增加的击穿电压。例如，一示例性实施例展示了这样的肖特基器件，其漏电是相应常规肖特基器件漏电的大约五分之一。与常规肖特基器件相比，根据本技术的示例性实施例的肖特基器件具有更广阔和更好的应用前景。附图说明图1A例示根据一示例性实施例的具有平面结构的肖特基器件。图1B例示根据一示例性实施例的被多于一个的缓冲结势垒(JB)亚区包围的JB区。图2例示根据一示例性实施例的JB区和缓冲JB亚区的顶视图。图3例示根据另一示例性实施例的JB区和缓冲JB亚区的顶视图。图4A示出例示根据一示例性实施例的具有平面结构的肖特基器件与常规肖特基器件的性能比较的图。图4B是示出根据一示例性实施例的具有平面结构的肖特基器件与常规肖特基器件的性能比较的表格。图5例示根据一示例性实施例的具有浅槽的肖特基器件。图6例示根据一示例性实施例的具有深槽的肖特基器件。图7例示根据另一示例性实施例的具有深槽的肖特基器件。图8例示根据一示例性实施例的制造肖特基器件的方法。图9A例示根据一示例性实施例的通过使用氧化层作为硬掩模形成JB区。图9B例示根据一示例性实施例的通过使用氧化层作为硬掩模形成缓冲JB亚区。图10例示根据一示例性实施例的制造肖特基器件的方法。图11例示根据一示例性实施例的制造肖特基器件的方法。具体实施方式示例性实施例涉及肖特基器件，该肖特基器件具有新颖的结构设计和改善的性能，比如改善的漏电和击穿电压。一个或多个示例性实施例解决了如上所述的与常规肖特基器件相关联的一个或多个技术问题。一个或多个示例性实施例通过提供新颖设计的器件结构和制造工艺，实现了具有改善器件性能的肖特基器件，从而对半导体技术产生贡献。示例性实施例包括分别具有平面结构、浅槽结构、以及深槽结构的肖特基器件。结势垒(JB)区被缓冲JB亚区包围，与JB区相比，缓冲JB亚区具有更低的杂质浓度。JB区和缓冲JB亚区二者的导电类型都与漂移区的导电类型相反。缓冲JB亚区设计或配置成使得在JB区与肖特基区之间形成规定的掺杂结。因此，JB区与肖特基区以及金属肖特基势垒之间的最大电场得以降低，由此改善了肖特基器件的整体性能。一个或多个示例性实施例认识到漏电大多发生在JB区的底部和角落，以及肖特基结的表面或肖特基金属的下方。缓冲JB亚区在底部包围JB区的包围(即，底部包围)设计成大于对JB区的侧壁的包围或横向包围。能够独立地调整或获得横向包围和底部包围，例如，通过设计工艺参数来实现这一点。例如，能够最佳地设计横向包围，使得一方面降低JB区的侧壁的电场，另一方面保持肖特基结的低导通电阻，由此实现最佳的性能。此外，通过在侧壁具有更紧致的缓冲JB亚区，防止了肖特基结的正向电压降的增加，并且能将该正向电压降保持为低的值，这有助于实现更快的开关速度和更低的功耗。一个或多个示例性实施例包括对于肖特基器件的新颖的制造方法。JB区和缓冲JB亚区通过离子注入形成，而不依赖于或归因于掺杂剂再扩散。对于具有平本文档来自技高网...

【技术保护点】
一种肖特基器件，包括：第一导电类型的碳化硅SiC基底；漂移层，所述漂移层由SiC形成且位于所述SiC基底上，所述漂移层具有第一导电类型，所述漂移层的杂质浓度低于所述SiC基底的杂质浓度，所述漂移层具有顶表面和底表面，所述底表面接触所述SiC基底；槽，所述槽从所述漂移层的顶表面朝向所述SiC基底延伸；势垒层，所述势垒层具有与所述第一导电类型相反的第二导电类型，所述势垒层接触所述漂移层并且覆盖所述槽的侧壁和底壁；导电材料，所述导电材料至少部分地填充所述槽并且接触所述势垒层；第一电极，所述第一电极位于所述漂移层的顶表面上，所述第一电极与所述漂移层形成肖特基结，并且与所述势垒层和所述导电材料形成低阻接触；以及第二电极，所述第二电极与所述SiC基底形成欧姆接触。

【技术特征摘要】
1.一种肖特基器件，包括：第一导电类型的碳化硅SiC基底；漂移层，所述漂移层由SiC形成且位于所述SiC基底上，所述漂移层具有第一导电类型，所述漂移层的杂质浓度低于所述SiC基底的杂质浓度，所述漂移层具有顶表面和底表面，所述底表面接触所述SiC基底；槽，所述槽从所述漂移层的顶表面朝向所述SiC基底延伸；势垒层，所述势垒层具有与所述第一导电类型相反的第二导电类型，所述势垒层接触所述漂移层并且覆盖所述槽的侧壁和底壁；导电材料，所述导电材料至少部分地填充所述槽并且接触所述势垒层；第一电极，所述第一电极位于所述漂移层的顶表面上，所述第一电极与所述漂移层形成肖特基结，并且与所述势垒层和所述导电材料形成低阻接触；以及第二电极，所述第二电极与所述SiC基底形成欧姆接触。2.根据权利要求1所述的肖特基器件，其特征在于，所述势垒层具有掺杂轮廓，所述掺杂轮廓具有从所述漂移层朝向所述导电材料的增加的杂质浓度。3.根据权利要求1所述的肖特基器件，其特征在于，所述势垒层包括具有第一杂质浓度的缓冲结势垒JB亚层和具有第二杂质浓度的JB层；以及其中，所述缓冲JB亚层夹置于所述漂移层和所述JB层之间，并且所述第一杂质浓度低于所述第二杂质浓度。4.根据权利要求3所述的肖特基器件，其特征在于，所述缓冲JB亚层的厚度为从300nm到1000nm，并且所述JB层的厚度为从200nm到1200nm。5.根据权利要求1-3中任一项所述的肖特基器件，其特征在于，所述第一导电类型是n型，所述第二导电类型是p型。6.根据权利要求1-3中任一项所述的肖特基器件，其特征在于，所述槽的深度在1.5um到5.0um范围，宽度在1.0um到3.0um范围。7.根据权利要求1-3中任一项所述的肖特基器件，其特征在于，所述漂移层的厚度等于或大于6.5um，其中所述势垒层是外延层，所述外延层由选自于由氮化镓GaN和碳化硅SiC组成的组中的一种或多种材料形成。8.一种肖特基器件，包括：第一导电类型的碳化硅SiC基底，所述SiC基底具有第一表面和第二表面；第一导电类型的漂移层，所述漂移层具有顶表面和底表面，所述漂移层由SiC形成且设置在所述SiC基底上，所述底表面接触所述SiC基底的第一表面，所述漂移层的杂质浓度低于所述SiC基底的杂质浓度；槽，所述槽形成在所述漂移层中并且从所述漂移层的顶表面朝向所述SiC基底延伸；第二导电类型的结势垒JB区，所述第二导电类型与所述第一导电类型相反，所述JB区从所述漂移层的顶表面朝向所述SiC基底延伸并且包围所述槽；第二导电类型的缓冲JB亚区，所述缓冲JB亚区从所述漂移层的顶表面朝向所述SiC基底延伸，所述缓冲JB亚区包围所述JB区，具有横向包围尺寸和底部包围尺寸，所述横向包围尺寸能独立于所述底部包围尺寸被调整；导电材料，所述导电材料至少部分地填充所述槽并且接触所述JB区；第一金属层，所述第一金属层设置在所述漂移层的顶表面上，所述第一金属层与所述漂移层形成肖特基结，与所述JB区和所述导电材料形成低阻接触；以及第二金属层，所述第二金属层接触所述SiC基底的第二表面以与所述SiC基底形成欧姆接触。9.根据权利要求8所述的肖特基器件，其特征在于，所述JB区的杂质浓度高于所述缓冲JB亚区的杂质浓度。10.根据权利要求8或9所述的肖特基器件，其特征在于，所述槽的深度在0.5um到1.5um范围，宽度在0.5um到3.0um范围。11.根据权利要求8或9所述的肖特基器件，其特征在于，所述...

【专利技术属性】
技术研发人员：周永昌，张永杰，陈伟钿，
申请(专利权)人：华智科技国际有限公司，
类型：新型
国别省市：中国香港,81