存储器模块、存储器控制器和系统及其相应操作方法技术方案

提供了一种用于报告关于芯片单元故障的信息的存储器模块、存储器模块的操作以及存储器控制器的操作。所述存储器模块包括：安装在模块板上并存储数据的第一至第M存储器芯片(其中M是等于或大于2的整数)；以及安装在模块板上并存储奇偶校验码的第(M+1)存储器芯片，所述奇偶校验码用于恢复在第一至第M存储器芯片中发生芯片单元故障的存储器芯片的数据，其中通过芯片内错误检测操作来从第一至第(M+1)存储器芯片产生故障位，并且根据对来自第一至第(M+1)存储器芯片的故障位进行计算的结果来输出故障信息。

【技术实现步骤摘要】
存储器模块、存储器控制器和系统及其相应操作方法相关申请的交叉引用本申请要求2016年10月12日在美国专利局递交的美国专利临时申请No.62/406,969和2017年1月4日在韩国知识产权局递交的韩国专利申请No.10-2017-0001318的权益，其全部公开内容通过引用合并于此。
本专利技术构思涉及一种存储器模块，更具体地说，涉及一种报告存储器芯片的读操作故障的存储器模块、操作存储器模块的方法以及操作存储器控制器的方法。
技术介绍
随着半导体存储器件的工作速度增加，数据发生错误的概率增加。作为校正错误的一个示例，已经提出了一种恢复芯片单元中的错误的方法。在这种情况下，存储器控制器产生与预定单位的比特的数据相对应的奇偶校验码(例如，纠错码)，并将该数据和奇偶校验码存储在包括多个存储器芯片的半导体存储器件(例如，存储器封装、存储器模块等)中。在读取预定单位的数据时，可以使用读取的数据和奇偶校验码通过恢复算法来恢复错误的数据。然而，为了存储奇偶校验码，存储器芯片的数量增加，从而增加了半导体存储器件的成本。
技术实现思路
本专利技术构思提供了一种具有错误检测和校正能力且制造成本降低的存储器本文档来自技高网...

【技术保护点】
一种存储器模块，包括：安装在模块板上并存储数据的第一至第M存储器芯片，其中M是等于或大于2的整数；以及安装在所述模块板上并存储奇偶校验码的第“M+1”存储器芯片，所述奇偶校验码与具有由所述第一至第M存储器芯片中的相应存储器芯片存储的数据部分的多芯片数据相关联，并且所述奇偶校验码包含用于校正由于对所述第一至第M存储器芯片中的故障存储器芯片所存储的数据部分的读取操作而导致的至少一个位错误的信息，其中第一至第“M+1”存储器芯片中的每一个包括片上纠错电路，所述片上纠错电路用于检测所述多芯片数据的相应存储数据部分内的位错误，并提供用于指示位错误的检测结果的相应故障位，以及其中所述存储器模块包括以下电路...

【技术特征摘要】
2017.01.04 KR 10-2017-0001318;2016.10.12 US 62/4061.一种存储器模块，包括：安装在模块板上并存储数据的第一至第M存储器芯片，其中M是等于或大于2的整数；以及安装在所述模块板上并存储奇偶校验码的第“M+1”存储器芯片，所述奇偶校验码与具有由所述第一至第M存储器芯片中的相应存储器芯片存储的数据部分的多芯片数据相关联，并且所述奇偶校验码包含用于校正由于对所述第一至第M存储器芯片中的故障存储器芯片所存储的数据部分的读取操作而导致的至少一个位错误的信息，其中第一至第“M+1”存储器芯片中的每一个包括片上纠错电路，所述片上纠错电路用于检测所述多芯片数据的相应存储数据部分内的位错误，并提供用于指示位错误的检测结果的相应故障位，以及其中所述存储器模块包括以下电路，所述电路被连接为从所述第一至第“M+1”存储器芯片接收故障位，并且作为对所述故障位执行的计算的结果而输出故障信息。2.根据权利要求1所述的存储器模块，还包括缓冲器芯片，所述缓冲器芯片被配置为从所述第一至第“M+1”存储器芯片接收故障位并存储所述故障位，并且产生故障信息。3.根据权利要求2所述的存储器模块，其中所述缓冲器芯片包括用于临时存储所接收的故障位的寄存器，并且其中所述缓冲器芯片被配置为响应于从在所述存储器模块外部的存储器控制器接收的访问命令来输出所述故障位。4.根据权利要求2所述的存储器模块，其中所述缓冲器芯片被配置为从所述第一至第“M+1”存储器芯片接收与“M+1”位相对应的故障位，并且被配置为将故障信息单独地输出。5.根据权利要求4所述的存储器模块，其中所述存储器模块是非易失性双列直插式存储器模块NVDIMM，并且故障信息通过与NVDIMM的非易失性存储器的操作相关联地定义的错误报告引脚来输出。6.根据权利要求1所述的存储器模块，其中所述模块板包括与所述第一至第“M+1”存储器芯片相对应的“M+1”个第一端口以及附加的第二端口，并且所述第一端口和所述第二端口包括相同数量的引脚，其中故障位通过所述第二端口输出。7.根据权利要求1所述的存储器模块，其中在所述第“M+1”存储器芯片中还存储有用于校正在所述第一至第M存储器芯片中产生的随机错误和多位错误中的至少一个的代码信息。8.根据权利要求1所述的存储器模块，还包括安装在所述模块板上的第“M+2”存储器芯片，其中在所述第“M+2”存储器芯片中存储有用于校正在所述第一至第M存储器芯片中产生的随机错误和多位错误中的至少一个的代码信息。9.根据权利要求8所述的存储器模块，其中在所述第“M+2”存储器芯片中还存储有检测码，所述检测码对在所述第一至第M存储器芯片中发生芯片单元故障的存储器芯片的位置加以指示。10.一种存储器模块，包括：M个动态随机存取存储器DRAM芯片，其中所述M个DRAM芯片...

【专利技术属性】
技术研发人员：林璇渶，赵永进，崔璋石，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR