使用埋入式架桥硅穿通孔内连件的半导体封装制造技术

本发明专利技术公开了一种半导体封装，包含：一树脂模塑封装衬底，包含树脂模塑堆芯、多个贯穿树脂模塑堆芯的金属插塞、前侧重分布层结构，以及背侧重分布层结构；一架桥硅穿通孔内连件，埋设于树脂模塑堆芯内，其中架桥硅穿通孔内连件包含一硅基底部、一整体构成在硅基底部上的重分布层结构，以及多个设于硅基底部中的穿硅通孔；一第一半导体芯片及一第二半导体芯片，设于前侧重分布层结构上，其中第一半导体芯片与第二半导体芯片位于共平面。

Semiconductor encapsulation using embedded silicon through holes in a buried Bridge

【技术实现步骤摘要】
使用埋入式架桥硅穿通孔内连件的半导体封装
本专利技术涉及半导体封装
，特别是涉及一种2.5D晶圆级封装，其使用树脂模塑封装衬底及埋入式架桥硅穿通孔内连件。
技术介绍
2.5D半导体封装，例如CoWoS(Chip-On-Wafer-On-Substrate)技术是本领域所已知的，CoWoS技术通常使用穿硅通孔(TSV)技术将多个芯片结合至单一装置中。此架构提供了更高密度的互连、降低整体互连长度以及减轻相关的电阻电容负载，从而于更小的形状因子上提高性能及减少功耗。以往，2.5D半导体封装在硅穿通孔(through-silicon-via,TSV)硅中介层上并排放置多个芯片。芯片通过微凸块与硅中介层贴合，其中微凸块的直径约10μm。硅中介层是通过控制崩塌芯片连接(C4)凸块与封装衬底贴合，其中C4凸块的直径约100μm。
技术实现思路
本专利技术涉及一种2.5D半导体封装，其使用树脂模塑封装衬底及埋入式架桥硅穿通孔内连件。本专利技术一方面，提出一种半导体封装，包含有：一树脂模塑封装衬底，其包含一树脂模塑堆芯、多个金属插塞，贯穿树脂模塑堆芯的一正面及一背面、一前侧重分布层结构，整体构成在树脂模塑堆芯的正面上，以及一背侧重分布层结构，整体构成在树脂模塑堆芯的背面上。一架桥硅穿通孔内连件，埋设于树脂模塑堆芯内，其中架桥硅穿通孔内连件包含一硅基底部、一内埋的重分布层结构，整体构成在硅基底部上，以及多个穿硅通孔，设于硅基底部中。一第一半导体芯片，设于前侧重分布层结构上；一第二半导体芯片，设于前侧重分布层结构上，其中第一半导体芯片与第二半导体芯片位于共平面。多个锡球，设于背侧重分布层结构的一下表面上。本专利技术另一方面，提出一种制作半导体封装的方法，首先，提供一第一载板；然后，于第一载板上形成一模版层；再于模版层中形成多个导孔；接着，分别于多个导孔中形成金属插塞；随后移除模版层，于第一载板上留下金属插塞；然后，于第一载板上安装一架桥硅穿通孔内连件。之后，形成一模塑料，将金属插塞与架桥硅穿通孔内连件包覆起来；接着，抛光模塑料与架桥硅穿通孔内连件，显露出架桥硅穿通孔内连件的穿硅通孔以及埋设在模塑料中的金属插塞。随后，于模塑料上形成一背侧重分布层结构；再于背侧重分布层结构上形成多个锡球；然后移除所述第一载板；接着，将一第二载板与多个锡球贴合；之后，于模塑料上形成一前侧重分布层结构；接着，将一第一半导体芯片与一第二半导体芯片安置于前侧重分布层结构上；最后，移除第二载板。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本专利技术加以限制。附图说明附图包括对本专利技术的实施例提供进一步的理解，及被并入且构成说明书中的一部份。附图说明一些本专利技术的实施例，并与说明书一起用于解释其原理。图1至图3是根据本专利技术的实施例所绘示的制作架桥硅穿通孔内连件的示例性方法。图4至图14是根据本专利技术的实施例所绘示的制作2.5D半导体封装的示例性方法的剖面图，其使用树脂模塑封装衬底及埋入式架桥硅穿通孔内连件。其中，附图标记说明如下：100半导体衬底110金属插塞100a正面100b背面200重分布层(RDL)结构202介电层204金属层208接触垫210连接件101硅穿通孔内连件300载板500模版层501导孔510金属插塞t厚度601硅穿通孔内连件安装区域550模塑料550a表面700重分布层(RDL)结构712介电层714金属层718接触垫810锡球802防焊层320载板900重分布层(RDL)结构10树脂模塑封装衬底912介电层914金属层918接触垫11半导体芯片12半导体芯片111金属凸块121金属凸块P1间距P2间距1晶圆级封装1a半导体封装具体实施方式在下文中，加以陈述本专利技术的具体实施方式，该些具体实施方式可参考相对应的附图，使该些附图构成实施方式的一部分。同时也借由说明，揭露本专利技术可据以施行的方式。该等实施例已被清楚地描述足够的细节，使本领域技术人员可据以实施本专利技术。其他实施例亦可被加以施行，且对于其结构上所做的改变仍属本专利技术所涵盖的范畴。因此，下文的细节描述将不被视为一种限定，且本专利技术所涵盖的范畴仅被所附的权利要求书以及其同意义的涵盖范围。本专利技术的一或多个实施例将参照附图描述，其中，相同附图标记始终用以表示相同元件，且其中阐述的结构未必按比例所绘制。术语“芯片”、“半导体芯片”及“半导体晶粒”于整个说明书中可互换使用。文中所使用的术语“晶圆”及“衬底”包括任何具有暴露表面的结构，于所述表面上根据本专利技术沉积一层，例如，形成例如重分布层的电路结构。术语“衬底”被理解为包括半导体晶圆，但不限于此。术语“衬底”亦可用以指加工过程中的半导体结构，且可包括已被制造在其上的其它层。请参考图1至图3。图1至图3是根据本专利技术的实施例所绘示的制作架桥硅穿通孔内连件的示例性方法。如第1所示，首先，提供一半导体衬底(或晶圆)100。根据本专利技术一实施例，半导体衬底100可包含基材，例如：硅、锗、砷化镓、磷化铟，或碳化硅，用于结构支撑。或者，半导体衬底100可包含聚合物、氧化铍或其它适合用于结构支撑的低成本刚性材料。半导体衬底100具有相对的正面100a及背面100b。然后，使用机械钻孔、激光钻孔，或深反应离子蚀刻(DRIE)结合金属电镀或沉积法形成多个金属插塞110，其通过部分半导体衬底100，金属插塞110从正面100a延伸至部份半导体衬底100，非完全的贯穿半导体衬底100。根据本专利技术一实施例，金属插塞110可包含铝、铜、锡、镍、金、银、钛、钨、多晶硅，或其它合适的导电材料，其可以借由使用电解电镀、无电解电镀工艺，或其它合适的沉积工艺来形成。如图2所示，用于布线电子信号的重分布层(RDL)结构200形成于正面100a上。RDL结构200可包含至少一介电层202以及至少一金属层204。根据本专利技术一实施例，介电层202可包含例如聚亚酰胺(polyimide)等有机材料，或例如氮化硅、氧化硅，或其类似物等无机材料，但不限于此。金属层204可包含铝、铜、钨、钛、氮化钛，或其类似物。根据所示实施例，金属层204可以包含多个细间距布线，接触垫208从介电层202的顶表面显露出来。连接件210(例如，微凸块)可以形成在接触垫208上。金属层204的一部分可以电连接至金属插塞110。应理解的是，金属层204和接触垫208的层和布局仅用于说明的目的。根据设计要求，在其他实施例中，可以在RDL结构200中形成更多层的金属布线。随后，如图3所示，对具有RDL结构200的半导体衬底100进行一切割工艺，并且通过晶圆切割工艺，切割成个别的硅穿通孔内连件101。请参考图4至图14。图4至图14是根据本专利技术的实施例所绘示的制作2.5D半导体封装的示例性方法的剖面图，其使用树脂模塑封装衬底及埋入式架桥硅穿通孔内连件。如图4所示，首先，提供一载板300。载板300可为一可被撕除的基材。载板300可包含玻璃、硅、陶瓷、金属或任何合适的支撑材料。可以在载板300的顶表面上提供介电层或钝化层。钝化层可以包括例如聚亚酰胺(PI)等有机材料或例如氮化硅、氧化硅，或其类似物等无机材料，但不限于此。随后，在载板本文档来自技高网...

【技术保护点】
一种半导体封装，其特征在于，包含有：一树脂模塑封装衬底，包含一树脂模塑堆芯、多个金属插塞，贯穿所述树脂模塑堆芯的一正面及一背面、一前侧重分布层结构，整体构成在所述树脂模塑堆芯的所述正面上，以及一背侧重分布层结构，整体构成在所述树脂模塑堆芯的所述背面上；一架桥硅穿通孔内连件，埋设于所述树脂模塑堆芯内，其中所述架桥硅穿通孔内连件包含一硅基底部、一内埋的重分布层结构，整体构成在所述硅基底部上，以及多个穿硅通孔，设于所述硅基底部中，其中所述多个穿硅通孔电连接所述背侧重分布层结构；多个连接件，埋设于所述树脂模塑堆芯内，其中所述多个连接件介于所述架桥硅穿通孔内连件的所述重分布层结构与所述前侧重分布层结构之间；一第一半导体芯片，设于所述前侧重分布层结构上；一第二半导体芯片，设于所述前侧重分布层结构上，其中所述第一半导体芯片与所述第二半导体芯片位于共平面；以及多个锡球，设于所述背侧重分布层结构的一下表面上。

【技术特征摘要】
2016.10.06 US 15/286,5821.一种半导体封装，其特征在于，包含有：一树脂模塑封装衬底，包含一树脂模塑堆芯、多个金属插塞，贯穿所述树脂模塑堆芯的一正面及一背面、一前侧重分布层结构，整体构成在所述树脂模塑堆芯的所述正面上，以及一背侧重分布层结构，整体构成在所述树脂模塑堆芯的所述背面上；一架桥硅穿通孔内连件，埋设于所述树脂模塑堆芯内，其中所述架桥硅穿通孔内连件包含一硅基底部、一内埋的重分布层结构，整体构成在所述硅基底部上，以及多个穿硅通孔，设于所述硅基底部中，其中所述多个穿硅通孔电连接所述背侧重分布层结构；多个连接件，埋设于所述树脂模塑堆芯内，其中所述多个连接件介于所述架桥硅穿通孔内连件的所述重分布层结构与所述前侧重分布层结构之间；一第一半导体芯片，设于所述前侧重分布层结构上；一第二半导体芯片，设于所述前侧重分布层结构上，其中所述第一半导体芯片与所述第二半导体芯片位于共平面；以及多个锡球，设于所述背侧重分布层结构的一下表面上。2.根据权利要求1所述的半导体封装，其特征在于，所述第一半导体芯片与所述第二半导体芯片分别通过多个第一金属凸块与多个第二金属凸块设置在所述前侧重分布层结构上。3.根据权利要求2所述的半导体封装，其特征在于，所述多个第一金属凸块与所述多个第二金属凸块具有一凸块间距，其与所述第一半导体芯片与所述第二半导体芯片的输出/输入垫间距相同。4.根据权利要求3所述的半导体封装，其特征在于，所述凸块间距小于100微米。5.根据权利要求3所述的半导体封装，其特征在于，所述锡球具有一锡球间距，其与一印刷电路板或母板上的球垫间距相同。6.根据权利要求1所述的半导体封装，其特征在于，所述第一半导体芯片与所述第二半导体芯片经由所述前侧重分布层结构与所述多个金属插塞电连接至所述背侧重分布层结构。7.根据权利要求6所述的半导体封装，其特征在于，电源信号或接地信号经由所述多个金属插塞传递。8.根据权利要求1所述的半导体封装，其特征在于，所述第一半导体芯片与所...

【专利技术属性】
技术研发人员：施信益，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US