扇出型半导体封装件制造技术

提供了一种扇出型半导体封装件，所述扇出型半导体封装件包括：半导体芯片，具有有效表面和与有效表面相对的无效表面，有效表面上设置有连接焊盘；包封件，密封所述无效表面的至少一部分；第一连接构件，设置在所述有效表面上，并且包括重新分布层和将连接焊盘电连接到重新分布层的第一通路；钝化层，设置在第一连接构件上；凸块下金属层，包括设置在钝化层上的外连接焊盘和将外连接焊盘连接到重新分布层的第二通路。在竖直方向上，第一通路和第二通路设置在外连接焊盘以内，并且彼此不重叠。

【技术实现步骤摘要】
扇出型半导体封装件本申请要求于2016年9月29日在韩国知识产权局提交的第10-2016-0125841号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容通过引用被包含于此。
本公开涉及一种半导体封装件，更具体地讲，涉及一种连接端子可延伸超出半导体芯片所设置的区域的扇出型半导体封装件。
技术介绍
减小组件的尺寸已成为半导体芯片的技术发展的主要趋势。因此，在封装领域，根据对于小尺寸的半导体芯片等需求的快速增长，需要实现多个引脚(pin)，同时使引脚小型化。为了满足这样的需求，作为封装技术，已提出扇出型半导体封装件。在这样的扇出型半导体封装件的情况下，连接端子还可被重新分布超出半导体芯片所设置的区域，从而可实现多个引脚同时可使引脚小型化。
技术实现思路
本公开的一方面提供一种针对通过连接端子等传递的应力具有足够的可靠性的扇出型半导体封装件。根据本公开的一方面，重新分布层的通路和凸块下金属层的通路在凸块下金属层的外连接焊盘所设置的区域之上彼此不重叠。根据本公开的一方面，一种扇出型半导体封装件包括：半导体芯片，具有有效表面和与有效表面相对的无效表面，有效表面上设置有连接焊盘；包封件，密本文档来自技高网...

【技术保护点】
一种扇出型半导体封装件，包括：半导体芯片，具有有效表面和与有效表面相对的无效表面，有效表面上设置有连接焊盘；包封件，密封半导体芯片的无效表面的至少一部分；第一连接构件，设置在半导体芯片的有效表面上，并且包括重新分布层和将半导体芯片的连接焊盘电连接到重新分布层的第一通路；钝化层，设置在第一连接构件上；凸块下金属层，包括设置在钝化层上的外连接焊盘和将外连接焊盘连接到重新分布层的第二通路，其中，在与半导体芯片的有效表面垂直的方向上，第一通路和第二通路设置在外连接焊盘以内，并且彼此不重叠。

【技术特征摘要】
2016.09.29 KR 10-2016-01258411.一种扇出型半导体封装件，包括：半导体芯片，具有有效表面和与有效表面相对的无效表面，有效表面上设置有连接焊盘；包封件，密封半导体芯片的无效表面的至少一部分；第一连接构件，设置在半导体芯片的有效表面上，并且包括重新分布层和将半导体芯片的连接焊盘电连接到重新分布层的第一通路；钝化层，设置在第一连接构件上；凸块下金属层，包括设置在钝化层上的外连接焊盘和将外连接焊盘连接到重新分布层的第二通路，其中，在与半导体芯片的有效表面垂直的方向上，第一通路和第二通路设置在外连接焊盘以内，并且彼此不重叠。2.如权利要求1所述的扇出型半导体封装件，其中，第二通路的体积比第一通路的体积大。3.如权利要求1所述的扇出型半导体封装件，其中，第一通路的中心轴线、第二通路的中心轴线和连接焊盘的中心轴线彼此偏离。4.如权利要求3所述的扇出型半导体封装件，其中，满足(D1+D2)/2<L<[D-(D1+D2)/2]，其中，D1为第一通路的直径，D2为第二通路的直径，D为外连接焊盘的直径，L为第一通路的中心轴线与第二通路的中心轴线之间的距离。5.如权利要求3所述的扇出型半导体封装件，其中，满足D1<D2<(D/2+E-D1/2)，其中，D1为第一通路的直径，D2为第二通路的直径，D为外连接焊盘的直径，E为第一通路的中心轴线与外连接焊盘的中心轴线之间的距离。6.如权利要求1所述的扇出型半导体封装件，其中，第一通路的中心轴线和第二通路的中心轴线设置在外连接焊盘的直径上。7.如权利要求1所述的扇出型半导体封装件，其中，第一通路被设置为与外连接焊盘对应的多个第一通路。8.如权利要求7所述的扇出型半导体封装件，其中，所述多个第一通路中的至少一个第一通路为用于信号的通路，所述多个第一通路中的其余第一通路为用于电力连接的通路和用于地连接的通路中的至少一种。9.如权利要求1所述的扇出型半导体封装件，其中，第二通路被设置为与外连接焊盘对应的多个第二通路。10.如权利要求9所述的扇出型半导体封装件，其中，外连接焊盘设置有多个凹槽，...

【专利技术属性】
技术研发人员：金汉，郑景文，金硕焕，李京虎，许康宪，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国,KR