半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供衬底和鳍部，衬底包括相邻NMOS区和PMOS区；在PMOS区衬底内形成N阱，在NMOS区衬底内形成P阱；形成覆盖鳍部部分侧壁的保护侧壁，露出于保护侧壁的鳍部为鳍部第一区域，未露出的为鳍部第二区域；沿垂直于鳍部侧壁的方向去除部分宽度的鳍部第一区域；去除保护侧壁；在含氧氛围下形成隔离结构，且剩余鳍部第一区域在含氧氛围下被氧化；在鳍部上形成栅极结构；在PMOS区栅极结构两侧鳍部内形成第一源漏掺杂区，在NMOS区栅极结构两侧鳍部内形成第二源漏掺杂区。本发明专利技术形成隔离结构时完全氧化鳍部第一区域，使鳍部第二区域和衬底通过隔离结构进行隔离，提高了第一源漏掺杂区和P阱、第二源漏掺杂区和N阱的隔离效果。

Semiconductor structure and its formation method

A semiconductor structure and a method of forming method includes providing a substrate and substrate includes a fin, adjacent NMOS and PMOS region; N well formed in the PMOS area of the substrate, the formation of the P well in the NMOS area of the substrate; forming part of the fin side protection cover of a side wall, the side wall of the gel for the protection of the fin as the first regional fin, the fin second unexposed regions; the width of the fin to remove part of the first region along the vertical fin side wall direction; removal of the protective wall; an isolation structure is formed in the oxygen atmosphere, and the first area of remaining fin in oxygen atmosphere by oxidation; forming a gate structure on the fin; the first source drain doping region is formed in the PMOS area of two sides of the gate structure of fin part, second source drain doping region is formed in the NMOS area of two sides of the gate structure within the fin. When the isolation structure is formed, the first area of the fin part is completely oxidized, so that the fin second region and the substrate are isolated by the isolation structure, which improves the isolation effect of the first source drain doping area and the P well, the second source drain doping area and the N well.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。但是，现有技术形成的半导体器件的电学性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，优化半导本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供衬底以及位于所述衬底上多个分立的鳍部，所述衬底包括相邻的NMOS区域和PMOS区域；在所述PMOS区域衬底内形成N型阱区，在所述NMOS区域衬底内形成P型阱区；形成覆盖所述鳍部部分侧壁表面的保护侧壁，其中，露出于所述保护侧壁的鳍部作为鳍部第一区域，未露出的鳍部作为鳍部第二区域；以所述保护侧壁为掩膜，沿垂直于鳍部侧壁的方向去除部分宽度的所述鳍部第一区域；去除所述保护侧壁；在含氧氛围下，在相邻所述鳍部第二区域之间的衬底上形成隔离结构，所述隔离结构的顶部低于所述鳍部第二区域的顶部，且剩余所述鳍部第一区域在所述含氧氛围下被氧化；形成横跨所述鳍部且覆盖部分...

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底以及位于所述衬底上多个分立的鳍部，所述衬底包括相邻的NMOS区域和PMOS区域；在所述PMOS区域衬底内形成N型阱区，在所述NMOS区域衬底内形成P型阱区；形成覆盖所述鳍部部分侧壁表面的保护侧壁，其中，露出于所述保护侧壁的鳍部作为鳍部第一区域，未露出的鳍部作为鳍部第二区域；以所述保护侧壁为掩膜，沿垂直于鳍部侧壁的方向去除部分宽度的所述鳍部第一区域；去除所述保护侧壁；在含氧氛围下，在相邻所述鳍部第二区域之间的衬底上形成隔离结构，所述隔离结构的顶部低于所述鳍部第二区域的顶部，且剩余所述鳍部第一区域在所述含氧氛围下被氧化；形成横跨所述鳍部且覆盖部分鳍部顶部表面和侧壁表面的栅极结构；在所述PMOS区域栅极结构两侧的鳍部内形成第一源漏掺杂区，在所述NMOS区域栅极结构两侧的鳍部内形成第二源漏掺杂区。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护侧壁的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护侧壁的厚度为至4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述鳍部第一区域的高度占所述鳍部总高度的比例为20％至30％。5.如权利要求1所述的半导体结构的形成方法，其特征在于，沿垂直于鳍部侧壁的方向去除部分宽度鳍部第一区域的工艺为湿法刻蚀工艺；所述湿法刻蚀工艺所采用的刻蚀溶液为四甲基氢氧化氨溶液或氢氧化铵溶液。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所采用的刻蚀溶液为四甲基氢氧化氨溶液，所述湿法刻蚀工艺的参数包括：工艺温度为20℃至120℃，工艺时间为20s至500s。7.如权利要求1所述的半导体结构的形成方法，其特征在于，沿垂直于鳍部侧壁的方向去除部分宽度的所述鳍部第一区域的步骤中，去除量为所述鳍部第一区域顶部宽度的60％至70％。8.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述保护侧壁的工艺为湿法刻蚀工艺。9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述保护侧壁的材料为氮化硅，所述湿法刻蚀工艺所采用的刻蚀溶液为磷酸溶液。10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅。11.如权利要求1所述的半导体结构的形成方法，其特征在于，在相邻所述鳍部第二区域之间的衬底上形成隔离结构的步骤包括：采用流动性化学气相沉积工艺，在相邻所述鳍部之间的衬底上形成前驱隔离膜，所述前驱隔离膜顶部高于所述鳍部第二区域顶部；对所述前驱隔离膜进行退火处理，将所述前驱隔离膜固化成隔离膜；采用平坦化工艺，去除高于所述鳍部第二区域顶部的隔离膜；去除部分厚度的剩余隔离膜，暴露出所述鳍部第二区域顶部以及部分侧壁，形成隔离结构。12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述隔离结构的材料为氧化硅，所述流动性化学气相沉积工艺的步骤包括：在相邻所述鳍部之间的衬底上沉积包含Si、H、N和O的薄膜前驱体；对所述薄膜前驱体进行紫外光照射，使Si-H键断开；在紫外光照射后，对所述薄膜前驱体进行水汽退火处理，使Si与O反应形成前驱隔离膜。13.如权利要求1所述的半导体结构的形成方法，其特征在...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31