制造半导体装置的方法制造方法及图纸

半导体装置的可靠性得到改善。由包含硅的伪栅电极构成的第一栅电极形成于半导体衬底之上。之后，通过离子注入法，在所述半导体衬底中形成用于MISFET的源极或漏极的半导体区域。之后，在所述半导体衬底之上形成绝缘膜以覆盖所述第一栅电极。之后，将所述绝缘膜抛光以暴露所述第一栅电极。之后，通过APM湿法蚀刻所述第一栅电极的表面。之后，通过使用氨水的湿法蚀刻将所述第一栅电极移除。然后，在所述第一栅电极被移除的区域中形成MISFET的栅电极。

【技术实现步骤摘要】
制造半导体装置的方法相关申请的交叉引用2016年9月26日提交的日本专利申请第2016-186996号的全部内容(包括说明书、附图和摘要)通过引用并入本文。
本专利技术涉及一种制造半导体装置的方法，尤其可适用于例如具有MISFET的半导体装置的制造方法。
技术介绍
在半导体衬底之上，经由栅极绝缘膜形成栅电极。通过离子注入或类似技术，形成源极/漏极区域。因此，可以形成MISFET(金属-绝缘体-半导体场效应晶体管：MIS场效应晶体管或MIS晶体管)。可选地，在半导体衬底之上，经由栅极绝缘膜形成伪栅电极。通过离子注入或类似技术形成源极/漏极区域。随后，用金属栅电极代替所述伪栅电极。结果，也可以形成MISFET。日本未经审查的专利申请公开第2014-127527号(专利文献1)，日本未经审查的专利申请公开第2013-26466号(专利文献2)和日本未经审查的专利申请公开第2012-99517号(专利文献3)，分别公开了通过后栅工艺制作具有金属栅电极的MISFET的技术。日本未经审查的专利申请公开第2008-41939号(专利文献4)公开了关于硅各向异性蚀刻方法的技术。【专利文献】【专利文献1】：日本未经审查的专利申请公开第2014-127527号。【专利文献2】：日本未经审查的专利申请公开第2013-26466号。【专利文献3】：日本未经审查的专利申请公开第2012-99517号。【专利文献4】：日本未经审查的专利申请公开第2008-41939号。
技术实现思路
对于具有MISFET的半导体装置，需要尽可能改善其可靠性。通过本说明书和附图的描述，其他目的和新特征将会变得明显。根据一种实施方式，根据半导体装置的制造方法，在形成伪栅电极之后，形成用于MISFET的源极或漏极的半导体区域。之后，用MISFET的栅电极来代替该伪栅电极。当移除所述伪栅电极时，执行通过APM对所述伪栅电极的表面进行湿法蚀刻的步骤，以及，之后，执行通过使用氨水的湿法蚀刻将所述伪栅电极移除的步骤。进一步地，根据另一种实施方式，根据半导体装置的制造方法，在形成所述伪栅电极之后，形成用于MISFET的源极或漏极的半导体区域。之后，用MISFET的栅电极代替该伪栅电极。当移除所述伪栅电极时，执行通过酸性的第一化学品湿法蚀刻所述伪栅电极的表面的步骤，并且，之后，执行通过使用氨水的湿法蚀刻将所述伪栅电极移除的步骤。根据一种实施方式，可以改善所述半导体装置的可靠性。附图说明图1是示出一种实施方式的半导体装置的制造步骤的工序流程图；图2是示出图1之后的所述半导体装置的制造步骤的工序流程图；图3是示出图2之后的所述半导体装置的制造步骤的工序流程图；图4是在制造步骤中一种实施方式的所述半导体装置的主要部分的截面图；图5是在图4之后的制造步骤中的所述半导体装置的主要部分的截面图；图6是在图5之后的制造步骤中的所述半导体装置的主要部分的截面图；图7是在图6之后的制造步骤中的所述半导体装置的主要部分的截面图；图8是在图7之后的制造步骤中的所述半导体装置的主要部分的截面图；图9是在图8之后的制造步骤中的所述半导体装置的主要部分的截面图；图10是在图9之后的制造步骤中的所述半导体装置的主要部分的截面图；图11是在图10之后的制造步骤中的所述半导体装置的主要部分的截面图；图12是在图11之后的制造步骤中的所述半导体装置的主要部分的截面图；图13是在与图12相同的制造步骤中省略盖绝缘膜时的所述半导体装置的主要部分的截面图；图14是在图12之后的制造步骤中的所述半导体装置的主要部分的截面图；图15是在图14之后的制造步骤中的所述半导体装置的主要部分的截面图；图16是在图15之后的制造步骤中的所述半导体装置的主要部分的截面图；图17是在图16之后的制造步骤中的所述半导体装置的主要部分的截面图；图18是在图17之后的制造步骤中的所述半导体装置的主要部分的截面图；图19是在图18之后的制造步骤中的所述半导体装置的主要部分的截面图；图20是在图19之后的制造步骤中的所述半导体装置的主要部分的截面图；图21是在图20之后的制造步骤中的所述半导体装置的主要部分的截面图；图22是在图21之后的制造步骤中的所述半导体装置的主要部分的截面图；图23是在图22之后的制造步骤中的所述半导体装置的主要部分的截面图；图24是在图23之后的制造步骤中的所述半导体装置的主要部分的截面图；图25是在图24之后的制造步骤中的所述半导体装置的主要部分的截面图；图26是在图25之后的制造步骤中的所述半导体装置的主要部分的截面图；图27是显示步骤S14的蚀刻步骤的详细流程图；图28是示意性地显示步骤S14中所用的处理设备的说明图；图29是显示在另一个实施方式中步骤S14的蚀刻步骤的详细流程图；图30是示意性地显示在另一个实施方式中步骤S14中所用的处理设备的说明图；图31是显示在其他实施方式中步骤S14的蚀刻步骤的详细流程图；以及图32是示意性地显示在其他实施方式中步骤S14中所用的处理设备的说明图。具体实施方式在下面实施方式的描述中，为了方便起见，必要时将实施方式分为多个部分或示例进行描述。然而，除非另有明确说明，这些多个部分或多个实施方式不是不相关的，而是具有如下关系：其中一者可以是另一者的一部分或整体的变形例、具体描述、补充描述。此外，在下面的实施方式中，当涉及元件的数字等(包括件数、数值、数量、范围)时，除另有说明的情况、本专利技术原理上明确限于特定的值的情况、或其他情况之外，元件的数量等不限于特定的值，而是可以大于或小于该特定的值。另外，在接下来的实施方式中，无需多言，组成元件(包括组成步骤等)不一定是必需的，除另有说明的情况、认为原理上无疑是必需的情况、或其他情况之外。类似地，在接下来的实施方式中，当提及组成元件的形状和位置关系等时，可以理解它们包括与其实质相近或类似的形状等，除另有说明的情况、认为原理上形状等显然不相似的情况、或其他情况之外。这也适用于前述的数字(包括件数、数值、数量、范围)。在下文中，将参照附图详细描述各个实施方式。顺便提一句，在用于描述各个实施方式的所有附图中，具有相同功能的部件给与相同的参考符号和数字，并且不省略重复说明。另外，在接下来的实施方式中，除非另有必要，否则将不重复描述相同或相似部分。此外，在实施方式中使用的附图中，为了使附图容易理解，即使在截面图中也可以省略阴影线。反之，为了使附图容易理解，即使在平面图中也可以添加阴影线。【第一实施方式】<关于半导体装置的制造步骤>将参照附图来说明本实施方式的半导体装置的制造方法。本实施方式的半导体装置的制造方法是用于制造具有MISFET的半导体装置的方法。图1至图3是示出本实施方式的半导体装置的制造步骤的各个流程图。图4至图26分别是在制造步骤中本实施方式的半导体装置的主要部分的截面图。图4至图26的各个截面图分别示出了MISFET形成区1A和MISFET形成区1B的主要部分的截面图，以及示出了在MISFET形成区1A和MISFET形成区1B形成多个MISFET的方式。首先，如图4所示，准备(提供)半导体衬底(半导体晶片)SB(图1的步骤S1)，例如，由电阻率为约1～10Ωcm的P型单晶硅形成所述半本文档来自技高网...

【技术保护点】
一种制造半导体装置的方法，其包括如下步骤：(a)准备半导体衬底；(b)在所述半导体衬底之上形成包含硅的伪栅电极；(c)在所述步骤(b)之后，通过离子注入法在所述半导体衬底中形成用于MISFET的源极或漏极的第一半导体区域；(d)在所述步骤(c)之后，在所述半导体衬底之上形成第一绝缘膜以覆盖所述伪栅电极；(e)在所述步骤(d)之后，抛光所述第一绝缘膜，并且暴露所述伪栅电极；(f)在所述步骤(e)之后，通过APM湿法蚀刻所述伪栅电极的表面；(g)在所述步骤(f)之后，通过使用氨水的湿法蚀刻来移除所述伪栅电极；以及(h)在所述步骤(g)之后，在所述伪栅电极被移除的区域的第一沟槽中形成MISFET的栅电极。

【技术特征摘要】
2016.09.26 JP 2016-1869961.一种制造半导体装置的方法，其包括如下步骤：(a)准备半导体衬底；(b)在所述半导体衬底之上形成包含硅的伪栅电极；(c)在所述步骤(b)之后，通过离子注入法在所述半导体衬底中形成用于MISFET的源极或漏极的第一半导体区域；(d)在所述步骤(c)之后，在所述半导体衬底之上形成第一绝缘膜以覆盖所述伪栅电极；(e)在所述步骤(d)之后，抛光所述第一绝缘膜，并且暴露所述伪栅电极；(f)在所述步骤(e)之后，通过APM湿法蚀刻所述伪栅电极的表面；(g)在所述步骤(f)之后，通过使用氨水的湿法蚀刻来移除所述伪栅电极；以及(h)在所述步骤(g)之后，在所述伪栅电极被移除的区域的第一沟槽中形成MISFET的栅电极。2.根据权利要求1所述的制造半导体装置的方法，其中，通过将所述半导体衬底浸没在第一处理罐中的包含APM的化学品中来执行所述步骤(f)；其中，通过用所述氨水来代替APM作为浸没所述半导体衬底的化学品来执行所述步骤(g)。3.根据权利要求2所述的制造半导体装置的方法，其中，在所述步骤(f)和所述步骤(g)之间不执行对所述半导体衬底进行水清洗处理的步骤。4.根据权利要求2所述的制造半导体装置的方法，其中，在所述步骤(g)中，在所述半导体衬底浸没在第一处理罐中的化学品中的条件下，在将氨水引入第一处理罐的同时使所述化学品从第一处理罐中溢出，从而用氨水来代替APM作为所述第一处理罐中的化学品。5.根据权利要求4所述的制造半导体装置的方法，其中，在所述步骤(g)中，将氨水从所述第一处理罐的底部引入所述第一处理罐中，从而使得所述化学品从所述第一处理罐的顶部溢出。6.根据权利要求4所述的制造半导体装置的方法，其中，在所述步骤(g)中，当在第一时间期间将氨水引入到所述第一处理罐中之后，停止向所述第一处理罐引入氨水，并且在第二时间期间将所述半导体衬底保持浸没在所述第一处理罐中的化学品中。7.根据权利要求2所述的制造半导体装置的方法，其中，在所述步骤(g)之后并在所述步骤(h)之前，执行在所述第一罐中对所述半导体衬底进行水清洗处理的步骤。8.根据权利要求1所述的制造半导体装置的方法，其中，在所述步骤(b)中，所述伪栅电极经由第二绝缘膜形成在所述半导体衬底之上。9.根据权利要求8所述的制造半导体装置的方法，其中，在所述步骤(g)中，使所述第二绝缘膜留在所述第...

【专利技术属性】
技术研发人员：村中诚志，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP