一种基于纳米银焊膏双面互连碳化硅MOS器件的模块化封装方法技术

本发明专利技术涉及一种基于纳米银焊膏双面互连碳化硅MOS器件的模块及封装方法；由功率端子、上DBC基板、下DBC基板、纳米银焊膏、缓冲层、n对碳化硅FRED芯片和碳化硅MOS芯片、栅极电阻、粗铝丝、硅凝胶和模制树脂组成；分别将碳化硅MOS芯片下表面、碳化硅FRED芯片下表面以及缓冲层的下表面平行并联在下DBC基板；同样上DBC基板进行同样的连接；将碳化硅MOS芯片和碳化硅FRED芯片的上表面与上DBC基板的缓冲层上表面相连，同样的，下DBC基板的缓冲层与上DBC基板的碳化硅MOS芯片和碳化硅FRED芯片相互连接。功率芯片和缓冲层与DBC基板的连接均采用纳米银焊膏，具有烧结温度低、熔点高和热导率高优点。

【技术实现步骤摘要】
一种基于纳米银焊膏双面互连碳化硅MOS器件的模块化封装方法
本专利技术涉及功率电子器件封装
，特别是一种基于纳米银焊膏双面互连碳化硅MOS器件的模块化封装方法。
技术介绍
碳化硅功率半导体器件具有击穿电压强度高、能带隙宽、热导率高等优点，这些特性使得碳化硅器件超越硅器件更适合应用在高功率密度、高开关频率等场所。同时，传统的硅器件的极限工作温度仅仅为200℃，而碳化硅基功率器件能够在500℃以上的环境温度下工作。因此，碳化硅功率器件可以应用在许多恶劣的环境中，比如航空航天和飞机等。但是，碳化硅器件在高频、高电压和大电流工作条件下会产生大量的耗散热量，从而影响器件的可靠性。为了保证半导体器件的可靠性运行，高电流能力和低封装互联阻抗是该器件封装设计的关键问题之一。传统的半导体功率器件采用的单面封装结构散热效率不高，其内部产生的热量仅仅可以从半导体功率芯片的下表面排出。近年来，双面封装结构得到越来越到的关注，因为它能够大幅提高半导体功率器件的散热效率。该封装结构可以使得半导体功率器件内部产生的热量从半导体功率芯片的上表面和下表面两个方向排出。同时，该封装结构去掉了引线键合可以有效的降低本文档来自技高网...

【技术保护点】
一种基于纳米银焊膏双面互连碳化硅MOS器件的模块；由功率端子1、上DBC基板2、下DBC基板3、纳米银焊膏4、缓冲层5、n对碳化硅FRED芯片6和碳化硅MOS芯片7、栅极电阻8、粗铝丝9、硅凝胶和模制树脂组成；其特征是分别将所述碳化硅MOS芯片的下表面、碳化硅FRED芯片的下表面以及缓冲层的下表面平行并联在下DBC基板；同样上DBC基板进行同样的连接；然后将碳化硅MOS芯片和碳化硅FRED芯片的上表面与上DBC基板的缓冲层上表面相连，同样的，下DBC基板的缓冲层与上DBC基板的碳化硅MOS芯片和碳化硅FRED芯片相互连接。

【技术特征摘要】
1.一种基于纳米银焊膏双面互连碳化硅MOS器件的模块；由功率端子1、上DBC基板2、下DBC基板3、纳米银焊膏4、缓冲层5、n对碳化硅FRED芯片6和碳化硅MOS芯片7、栅极电阻8、粗铝丝9、硅凝胶和模制树脂组成；其特征是分别将所述碳化硅MOS芯片的下表面、碳化硅FRED芯片的下表面以及缓冲层的下表面平行并联在下DBC基板；同样上DBC基板进行同样的连接；然后将碳化硅MOS芯片和碳化硅FRED芯片的上表面与上DBC基板的缓冲层上表面相连，同样的，下DBC基板的缓冲层与上DBC基板的碳化硅MOS芯片和碳化硅FRED芯片相互连接。2.权利要求1的一种基于纳米银焊膏双面互连碳化硅MOS器件的模块封装方法，其特征是包括步骤如下：(1)碳化硅MOS芯片和碳化硅FRED芯片的上表面采用磁控溅射的方法镀一层膜；(2)采用钢网印刷的方式在下DBC基板均匀涂覆纳米银焊膏，然后将所述的碳化硅MOS芯片、碳化硅FRED芯片和缓冲层的下表面贴装在焊膏表面；(3)在上DBC基板重复步骤(2)；(4)将贴装完成的...

【专利技术属性】
技术研发人员：梅云辉，谢宜静，付善灿，陆国权，李欣，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12