半导体封装装置及其制造方法制造方法及图纸
【技术实现步骤摘要】
半导体封装装置及其制造方法
本专利技术涉及半导体封装装置及其制造方法，且更确切地说涉及具有天线和屏蔽盖的半导体封装装置及其制造方法。
技术介绍
在至少部分地由针对增强处理速度和较小尺寸的需求的驱动下，半导体装置已变得越来越复杂。增强处理速度倾向于涉及较高的时钟速度，这可涉及信号电平之间的更频繁的转换，这继而可引起在较高频率或较短波长处的较高电平的电磁发射。电磁发射可从源半导体装置中辐射，并且可入射到邻近半导体装置上。如果邻近半导体装置处的电磁发射的电平足够高，那么这些发射可不利地影响邻近半导体装置的操作。此现象有时被称为电磁干扰(EMI)。较小大小的半导体装置可通过在整个电子系统内提供较高密度的半导体装置而加重EMI，并且因此加重邻近半导体装置处的较高电平的不希望的电磁发射。另外，当天线辐射方向图集成在半导体装置中时，半导体封装装置中的有限空间可能会限制集成天线的设计。因此，令人希望的是设计一种满足高密度集成电路的发展所带来的需求的半导体装置。
技术实现思路
在本专利技术的一或多个实施例中，半导体封装装置包含衬底、半导体装置、第一电子组件、天线辐射方向图和第一封装主体...
【技术保护点】
一种半导体封装装置，其包括：衬底，其具有第一区域和第二区域；半导体装置，其位于所述衬底的所述第一区域上；第一电子组件，其位于所述衬底的所述第二区域上；天线辐射方向图，其位于所述衬底的所述第二区域上并且电连接到所述第一电子组件；以及第一封装主体，其包封所述衬底的所述第一区域以及所述半导体装置，而暴露所述天线辐射方向图、所述第一电子组件以及所述衬底的所述第二区域。
【技术特征摘要】
2016.11.04 US 15/344,3921.一种半导体封装装置，其包括：衬底，其具有第一区域和第二区域；半导体装置，其位于所述衬底的所述第一区域上；第一电子组件，其位于所述衬底的所述第二区域上；天线辐射方向图，其位于所述衬底的所述第二区域上并且电连接到所述第一电子组件；以及第一封装主体，其包封所述衬底的所述第一区域以及所述半导体装置，而暴露所述天线辐射方向图、所述第一电子组件以及所述衬底的所述第二区域。2.根据权利要求1所述的半导体封装装置，其进一步包括第二封装主体，所述第二封装主体包封所述衬底的所述第二区域以及所述天线辐射方向图。3.根据权利要求1所述的半导体封装装置，其进一步包括位于所述衬底的所述第二区域上的第二电子组件以及位于所述衬底的所述第二区域上的第三电子组件，其中所述天线辐射方向图进一步包括：馈电线，其电连接到所述半导体装置；第一线段，其通过所述第一电子组件电连接到所述馈电线；第二线段，其通过所述第二电子组件电连接到所述馈电线；以及第三线段，其通过所述第三电子组件电连接到所述第二线段。4.根据权利要求1所述的半导体封装装置，其中所述衬底的所述第二区域的宽度与所述天线辐射方向图的工作波长的比小于约0.013。5.根据权利要求1所述的半导体封装装置，其中所述衬底的所述第二区域的宽度与所述衬底的所述第二区域的长度的比小于约0.25。6.根据权利要求1所述的半导体封装装置，其进一步包括位于所述第一封装主体上的护罩。7.一种电子模块，其包括：电路板；第一天线辐射方向图，其位于所述电路板上；以及半导体封装装置，其位于所述电路板上，所述半导体封装装置包括：衬底，其包括第一区域和第二区域；半导体装置，其位于所述衬底的所述第一区域上；以及第二天线辐射方向图，其位于所述衬底的所述第二区域上并且电连接到所述电路板上的所述第一天线辐射方向图。8.根据权利要求7所述的电子模块，其进一步包括位于所述电路板上的第一电子组件，其中所述第一天线辐射方向图进一步包括第一线段以及通过所述第一电子组件电连接到所述第一线段的第二线段。9.根据权利要求8所述的电子模块，其中所述第一电子组件是可变电容器。10.根据权利要求8所述的电子模块，其进一步包括位于所述衬底上的第二电子组件以及位于所述衬底上的第三电子组件，其中所述第二天线辐射方向图进一步包括电连接到所述第一天线辐射方向图的所述第一线段的第...
【专利技术属性】
技术研发人员：江忠信，纪光庭，郑明祥，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。