MOS晶体管制造技术

本实用新型专利技术涉及MOS晶体管。MOS晶体管包括：半导体衬底；第一掺杂区，覆在半导体衬底上面，有主表面；第二掺杂区，向第一掺杂区中延伸第一距离；第三掺杂区，向第一掺杂区中延伸第一距离，与第二掺杂区隔开；第一掺杂区的第一部分，在第二与第三掺杂区之间，沿第一距离邻接第二和第三掺杂区；和控制电极，从主表面向第一掺杂区的第二部分中延伸第一距离，邻近第一部分且在第二与第三掺杂区之间，形成沟道区，用于电流从第二掺杂区横穿第一部分到达第三掺杂区，沟道区中的电流延伸穿过第一部分，且沟道区穿过第一部分纵向延伸第一距离。解决的技术问题是提供占据半导体材料表面的较小面积的大栅极宽度。实现的技术效果是提供改进的MOS晶体管。

【技术实现步骤摘要】
MOS晶体管
本技术整体涉及电子器件，更具体而言，涉及半导体以及半导体结构。
技术介绍
过去，半导体工业利用各种方法和结构来形成MOS晶体管。在一些应用中，MOS晶体管需要具有大的沟道宽度，以便实现期望的电流能力。对于具有横向电流的晶体管，该晶体管被形成有栅极，该栅极具有在源极与漏极之间的栅极长度，从而在源极与漏极之间引起横向电流流动。为了提供期望电流能力，栅极具有沟道宽度，该沟道宽度跨半导体材料的表面水平延伸较大距离。竖直电流晶体管典型地形成有沟槽类型栅极，其中栅极长度沿着栅极侧壁来形成从源极沿着与栅极侧壁相邻的材料竖直流动到处于晶体管背表面上的漏极的竖直电流。为了提供期望电流能力，沟槽类型栅极被形成为具有栅极宽度，该栅极宽度同样跨半导体材料的表面水平延伸较大距离。随着电流要求提高和操作电压降低，对较大栅极宽度的需求不断增加用于形成晶体管的硅面积的量。这导致了针对给定半导体面积来说，成本更高而功能性降低。因此，期望有提供占据半导体材料的表面的较小面积的大栅极宽度的方法和/或结构。
技术实现思路
本技术解决的一个技术问题是提供占据半导体材料的表面的较小面积的大栅极宽度。根据本技术的一个方面，提供一种MOS晶体管，包括：半导体衬底；第一掺杂区，所述第一掺杂区覆盖在所述半导体衬底上面，所述第一掺杂区具有主表面；第二掺杂区，所述第二掺杂区向所述第一掺杂区中延伸第一距离；第三掺杂区，所述第三掺杂区基本上向所述第一掺杂区中延伸所述第一距离，所述第三掺杂区与所述第二掺杂区间隔开；所述第一掺杂区的第一部分，所述第一部分定位在所述第二掺杂区与所述第三掺杂区之间，所述第一掺杂区的所述第一部分沿着所述第一距离邻接所述第二掺杂区和所述第三掺杂区；以及MOS晶体管的控制电极，所述控制电极基本上从所述主表面向所述第一掺杂区的第二部分中延伸基本上所述第一距离，所述控制电极被设置成邻近所述第一掺杂区的所述第一部分并且在所述第二掺杂区与所述第三掺杂区之间，其中所述控制电极被配置为形成沟道区，用于电流从所述第二掺杂区横向穿过所述第一掺杂区的所述第一部分而到达所述第三掺杂区，其中所述沟道区中的所述电流延伸穿过所述第一掺杂区的所述第一部分，并且所述沟道区穿过所述第一掺杂区的所述第一部分纵向延伸所述第一距离。在一个实施例中，所述控制电极具有沿所述第二掺杂区与所述第三掺杂区之间的方向而横向延伸的栅极长度，和沿着所述第一距离而延伸到所述第一掺杂区中的宽度。在一个实施例中，所述控制电极不覆盖在所述第一掺杂区的所述主表面上面。在一个实施例中，所述第一掺杂区、所述第二掺杂区和所述控制电极形成三侧形状，所述三侧形状延伸到所述第一掺杂区中，其中所述第二掺杂区形成所述三侧形状中的一侧，所述第三掺杂区形成所述三侧形状的相对侧，所述控制电极形成所述三侧形状的连接侧，并且所述第一掺杂区的所述第一部分延伸到所述三侧形状的开口中，其中所述开口包括被所述三侧形状的三个侧面封闭的空间。在一个实施例中，所述第一掺杂区、所述第二掺杂区和所述控制电极形成在开口中，所述开口形成在所述第一掺杂区中。根据本技术的一个方面，提供一种MOS晶体管，包括：第一掺杂区，所述第一掺杂区具有第一主表面和第二主表面，所述第二主表面被定位成与所述第一主表面相对；开口，所述开口向所述第一掺杂区中延伸一定距离；第二掺杂区，所述第二掺杂区延伸到所述开口中；第三掺杂区，所述第三掺杂区延伸到所述开口中并且与所述第二掺杂区间隔开；以及被形成为第四掺杂区的所述MOS晶体管的控制电极，所述第四掺杂区延伸到所述开口中并且定位在所述第二掺杂区与所述第三掺杂区之间，所述控制电极被配置为形成在源极区与漏极区之间横向延伸的沟道区，所述控制电极向所述第一掺杂区中延伸第一距离并且邻接所述沟道区，所述控制电极被形成为具有栅极长度和栅极宽度，所述栅极长度基本上平行于所述第一主表面延伸，所述栅极宽度基本上垂直于所述第一主表面延伸并且还延伸到邻近所述沟道区的所述第一掺杂区中。在一个实施例中，所述控制电极包括栅极宽度，所述栅极宽度基本上从所述第一主表面向所述第一掺杂区中延伸所述距离。根据本技术的一个方面，提供一种MOS晶体管，包括：第一掺杂区，所述第一掺杂区具有第一主表面和第二主表面，所述第二主表面被定位成与所述第一主表面相对；第二掺杂区，所述第二掺杂区在所述第一主表面与所述第二主表面之间向所述第一掺杂区中延伸第一距离；第三掺杂区，所述第三掺杂区基本上向所述第一掺杂区中延伸所述第一距离，所述第三掺杂区与所述第二掺杂区间隔开；所述第一掺杂区的第一部分，所述第一部分定位在所述第二掺杂区与所述第三掺杂区之间，所述第一掺杂区的所述第一部分沿着所述第一距离邻接所述第三掺杂区；以及MOS晶体管的控制电极，所述控制电极延伸到所述第一掺杂区中，所述控制电极被配置为形成沟道，所述沟道具有沟道宽度和沟道长度，所述沟道宽度基本上在所述第一主表面与所述第二主表面之间延伸第一距离，所述沟道长度基本上平行于所述第一主表面延伸，其中所述沟道宽度大于所述沟道长度。在一个实施例中，所述控制电极包括栅极导体，所述栅极导体具有在平行于所述第一主表面的方向上的长度，其中所述长度小于所述控制电极进入所述第一掺杂区中的深度。根据本技术的一个方面，提供一种MOS晶体管，包括：掺杂半导体材料，所述掺杂半导体材料具有第一主表面并且具有第二主表面，所述第二主表面被定位在所述第一主表面的相对侧上；在所述掺杂半导体材料中的第一开口；在所述第一开口中的第一掺杂区；在所述掺杂半导体材料中的第二开口；在所述第二开口中的第二掺杂区，其中所述掺杂半导体材料的一部分设置在所述第一掺杂区与所述第二掺杂区之间；在所述掺杂半导体材料中的第三开口，其中所述第三开口定位在所述第一开口与所述第二开口之间；以及在所述第三开口中的第三掺杂区，其中所述MOS晶体管的栅极导体由第三掺杂区形成，第三掺杂区邻近所述掺杂半导体材料的所述部分并通过绝缘体与所述部分间隔开，所述第三掺杂区被配置成在所述掺杂半导体材料的所述部分中形成沟道区，其中所述沟道区具有基本上从所述掺杂半导体材料的所述第一主表面朝向所述掺杂半导体材料的所述第二主表面延伸一定距离的宽度。本技术实现的一个技术效果是提供改进的MOS晶体管。附图说明图1示出了根据本技术的包括一个或多个晶体管的半导体器件的一部分的实施方案的示例的放大平面图；图2A示出了根据本技术的处于形成半导体器件的方法的实施方案的示例中的某个阶段处的图1的半导体器件的平面图；图2B示出了根据本技术的图2A的半导体器件的横截面部分；图3A-图8B示出了根据本技术的处于形成根据本技术的图1的半导体器件的方法的实施方案的示例中的各个阶段处的图1的半导体器件的各种平面图和剖视图；图9示出了根据本技术的可为图1的半导体器件的替代实施方案的半导体器件的一部分的实施方案的示例的放大平面图；图10A示出了根据本技术的处于形成半导体器件的方法的实施方案的示例中的某个阶段处的图9的半导体器件的平面图；图10B示出了根据本技术的图10A的半导体器件的横截面部分；图11A-图17B示出了根据本技术的处于形成图9的半导体器件的方法的实施方案的示例中的各本文档来自技高网...

【技术保护点】
一种MOS晶体管，包括：半导体衬底；第一掺杂区，所述第一掺杂区覆盖在所述半导体衬底上面，所述第一掺杂区具有主表面；第二掺杂区，所述第二掺杂区向所述第一掺杂区中延伸第一距离；第三掺杂区，所述第三掺杂区基本上向所述第一掺杂区中延伸所述第一距离，所述第三掺杂区与所述第二掺杂区间隔开；所述第一掺杂区的第一部分，所述第一部分定位在所述第二掺杂区与所述第三掺杂区之间，所述第一掺杂区的所述第一部分沿着所述第一距离邻接所述第二掺杂区和所述第三掺杂区；以及MOS晶体管的控制电极，所述控制电极基本上从所述主表面向所述第一掺杂区的第二部分中延伸基本上所述第一距离，所述控制电极被设置成邻近所述第一掺杂区的所述第一部分并且在所述第二掺杂区与所述第三掺杂区之间，其中所述控制电极被配置为形成沟道区，用于电流从所述第二掺杂区横向穿过所述第一掺杂区的所述第一部分而到达所述第三掺杂区，其中所述沟道区中的所述电流延伸穿过所述第一掺杂区的所述第一部分，并且所述沟道区穿过所述第一掺杂区的所述第一部分纵向延伸所述第一距离。

【技术特征摘要】
2016.06.21 US 15/188,2401.一种MOS晶体管，包括：半导体衬底；第一掺杂区，所述第一掺杂区覆盖在所述半导体衬底上面，所述第一掺杂区具有主表面；第二掺杂区，所述第二掺杂区向所述第一掺杂区中延伸第一距离；第三掺杂区，所述第三掺杂区基本上向所述第一掺杂区中延伸所述第一距离，所述第三掺杂区与所述第二掺杂区间隔开；所述第一掺杂区的第一部分，所述第一部分定位在所述第二掺杂区与所述第三掺杂区之间，所述第一掺杂区的所述第一部分沿着所述第一距离邻接所述第二掺杂区和所述第三掺杂区；以及MOS晶体管的控制电极，所述控制电极基本上从所述主表面向所述第一掺杂区的第二部分中延伸基本上所述第一距离，所述控制电极被设置成邻近所述第一掺杂区的所述第一部分并且在所述第二掺杂区与所述第三掺杂区之间，其中所述控制电极被配置为形成沟道区，用于电流从所述第二掺杂区横向穿过所述第一掺杂区的所述第一部分而到达所述第三掺杂区，其中所述沟道区中的所述电流延伸穿过所述第一掺杂区的所述第一部分，并且所述沟道区穿过所述第一掺杂区的所述第一部分纵向延伸所述第一距离。2.根据权利要求1所述的MOS晶体管，其中所述控制电极具有沿所述第二掺杂区与所述第三掺杂区之间的方向而横向延伸的栅极长度，和沿着所述第一距离而延伸到所述第一掺杂区中的宽度。3.根据权利要求1所述的MOS晶体管，其中所述控制电极不覆盖在所述第一掺杂区的所述主表面上面。4.根据权利要求1所述的MOS晶体管，其中所述第一掺杂区、所述第二掺杂区和所述控制电极形成三侧形状，所述三侧形状延伸到所述第一掺杂区中，其中所述第二掺杂区形成所述三侧形状中的一侧，所述第三掺杂区形成所述三侧形状的相对侧，所述控制电极形成所述三侧形状的连接侧，并且所述第一掺杂区的所述第一部分延伸到所述三侧形状的开口中，其中所述开口包括被所述三侧形状的三个侧面封闭的空间。5.根据权利要求1所述的MOS晶体管，其中所述第一掺杂区、所述第二掺杂区和所述控制电极形成在开口中，所述开口形成在所述第一掺杂区中。6.一种MOS晶体管，包括：第一掺杂区，所述第一掺杂区具有第一主表面和第二主表面，所述第二主表面被定位成与所述第一主表面相对；开口，所述开口向所述第一掺杂区中延伸一定距离；第二掺杂区，所述第二掺杂区延伸到所述开口中；第三掺杂区，所述第三掺杂区延伸到所述开口中并且与所述第二掺杂区间隔开；以及被形成为第四掺杂区的所述MOS晶体管的控制电极，所述第四掺杂区延伸到所述开口中并且定位在所述第二掺杂...

【专利技术属性】
技术研发人员：G·M·格利瓦纳，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US