存储器控制器及其执行的操作方法、以及存储器系统技术方案

本发明专利技术提供了存储器控制器、包括所述存储器控制器的存储器系统、和所述存储器控制器执行的操作方法。所述操作方法包括以下操作：将第一命令在第一队列中排队；检测对应于第一命令的第一地址的失效；当确定第一地址为失效地址时，将第二地址和第二命令在第一队列中排队，其中通过再映射第一地址而获得第二地址，并且第二命令对应于第二地址；以及从第一队列中输出第二命令和第二地址。

【技术实现步骤摘要】
存储器控制器及其执行的操作方法、以及存储器系统相关申请的交叉引用本申请要求于2012年12月4日在韩国知识产权局提交的韩国专利申请No.10-2012-0139827的权利，该申请的公开以引用方式整体并入本文中。
公开的实施例涉及一种存储器控制器和一种存储器系统，并且更具体地，涉及一种可以修复有缺陷的存储器单元的存储器控制器和存储器系统。
技术介绍
由于计算机或移动装置的发展，对高度集成和高功能性的半导体装置的需求在增加。半导体存储器装置可发展为具有增大的容量和速度，并且已经进行了许多尝试来制造包括大容量存储器单元的更小的半导体存储器装置，并且尝试以更快的速度来操作半导体存储器装置。然而，由于半导体存储器装置发展为具有高集成度、大容量和高功能性，因此电路的线宽减小，制造工艺的总量增多，并且制造工艺变得复杂。这些因素可能导致芯片的产率降低。
技术实现思路
公开的实施例提供了一种用于控制包括缺陷单元的半导体存储器单元的存储器控制器，并在存储器控制器执行修复操作的同时，存储器控制器可以保持快速数据处理速度。根据一个实施例，一种由存储器控制器执行的操作方法，包括以下操作：将第一命令在第一队列中排队；检测与所述第一命令对应的第一地址的失效；当确定第一地址为失效地址时，将第二地址和第二命令在第一队列中排队，其中第二地址是通过再映射第一地址而获得的，并且第二命令对应于第二地址；以及从第一队列中输出第二命令和第二地址。当第一命令存在于第一队列中时，将第二命令排队的操作可包括利用第二地址和第二命令替换第一命令和第一地址的操作。当第一命令为读命令时，所述操作方法还可包括阻止第一数据输出至外部源并将第二数据输出至外部源的操作，其中第一数据响应于第一命令被接收并且第二数据响应于第二命令被接收。所述操作方法还可包括通过将第一数据与第二数据进行比较来确定第一地址是否为失效地址的操作。当第一命令是写命令时，不管是否输出第一命令和第一地址，都可输出第二命令和第二地址。所述操作方法还可包括通过解码从外部源接收的包来产生第一命令和第一地址的操作。所述存储器控制器可包括存储单元，其用于存储半导体存储器装置的有缺陷单元的地址信息，并且检测失效的操作可包括比较第一地址与存储在存储单元中的地址信息之间的匹配性的操作。可产生第二地址以使得对应于第二命令的访问时间可比对应于第一命令的访问时间短。与在第一队列中排队的其它命令相比，第二命令可控制为被第一个输出。当第一地址被检测为正常地址时，可根据第一队列的排队次序输出第一命令和第一地址。可通过解码外部包来产生第一命令，并且第二命令可请求与第一命令的存储器操作相同的存储器操作。所述存储器控制器可包括用于执行所述检测的内容可寻址存储器（CAM），所述CAM可接收并临时存储第一命令，以及可将临时存储的第一命令作为第二命令提供至第一队列。在与将第一命令排队或输出第一命令和第一地址的同时，可发生失效的检测的操作。第一地址可对应于半导体存储器装置的正常存储器区域中的地址，并且第二地址可对应于半导体存储器装置的冗余存储器区域中的地址。根据另一实施例，一种存储器控制器包括：解码器，用于对包解码并产生命令和对应于所述命令的地址；第一队列，用于存储所述命令和地址；内容可寻址存储器（CAM），用于检测与第一命令对应的第一地址的失效，并当第一地址被检测为失效地址时，将第二地址和第二命令输出至第一队列，其中第二地址是通过再映射第一地址而获得的，并且第二命令对应于第二地址；以及控制器输入/输出（控制器I/O），用于输出存储在第一队列中的命令和地址。根据另一实施例，一种存储器系统包括：半导体存储器装置，用于存储数据；以及存储器控制器，用于将第一命令在队列中排队，以同时执行从队列输出第一命令的操作和检测与第一命令对应的第一地址的失效的操作，并当第一地址被检测为失效地址时，输出通过再映射第一地址而获得的第二地址以及对应于第二地址的第二命令。根据另一实施例，一种存储器控制器包括：解码器，用于对包解码并产生命令和对应于所述命令的地址；内容可寻址存储器（CAM），用于存储半导体存储器装置的有缺陷单元的地址信息，通过将地址与有缺陷单元的地址信息进行比较来检测地址的失效，并且根据检测的结果来输出再映射地址；以及第一队列，无论检测结果如何都将命令和对应于命令的地址排队，并且当所述地址对应于失效地址时还另外将再映射地址排队。根据另一实施例，一种用于存储器装置的方法包括：接收第一命令和对应于第一命令的第一地址；确定第一地址是否对应于失效地址，并同时在队列中存储第一命令和第一地址；当第一地址对应于失效地址时，在队列中存储第二地址，第二地址对应于第一地址；以及当第一地址不对应于失效地址时，使用针对第一命令的第一地址。附图说明根据下面结合附图的描述，将更加清楚地理解示例性实施例，在附图中：图1是根据示例性实施例的半导体存储器系统的框图；图2是根据示例性实施例的图1中所示的半导体存储器装置的框图；图3是根据示例性实施例的图2中所示的单元阵列的区域的框图；图4是根据示例性实施例的存储器控制器的框图；图5是根据示例性实施例的由存储器控制器执行的操作方法的流程图；图6是根据另一示例性实施例的存储器控制器的框图；图7A示出了根据另一示例性实施例的存储器控制器还包括非易失性存储器的示例；图7B示出了通过包解码器产生的命令/地址列表、以及输出命令/地址列表；图8是根据另一示例性实施例的由存储器控制器执行的操作方法的流程图；图9是根据另一示例性实施例由存储器控制器执行的操作方法的流程图；图10A和图10B是根据示例性实施例的与图6的数据阻止逻辑不同的数据阻止逻辑的框图；图11是根据另一示例性实施例的由存储器控制器执行的操作方法的流程图；图12是根据另一示例性实施例的由存储器控制器执行的操作方法的流程图；图13是根据另一示例性实施例的存储器控制器的框图；图14是根据另一示例性实施例的存储器系统的框图；图15是根据另一示例性实施例的存储器系统的框图；图16是根据示例性实施例的包括存储器控制器的计算机系统的框图；图17是根据另一示例性实施例的包括存储器控制器的计算机系统的框图；图18A和图18B是根据示例性实施例的存储器控制器和存储器模块的框图；图19是根据示例性实施例的包括存储器控制器的存储器模块的框图；以及图20是根据示例性实施例的具有包括多个半导体层的堆叠结构的半导体存储器装置的框图。具体实施方式现在，将在下面参照附图更全面地描述本专利技术，图中示出了多个实施例。然而，本专利技术可按照许多不同的形式实现，并且不应该理解为限于本文阐述的实施例。在附图中，为了清楚起见，层和区域的尺寸和相对尺寸可夸大。相同的标号始终指代相同的元件。应该理解，当一个元件被称作“连接至”或“耦合至”另一元件，或位于另一元件“上”时，所述元件可直接连接或耦合至所述另一元件或直接位于所述另一元件上，或者可存在中间元件。相反，当一个元件被称作“直接连接至”或“直接耦合至”另一元件时，不存在中间元件。如本文所用，术语“和/或”包括相关列出的项的一个或多个的任意和所有组合，并且可简化为“/”。应该理解，虽然在本文中可使用术语第一、第二等来描述各元件，但这些元件不应限于这些术语。除非另外指出，否则这些术语仅本文档来自技高网...

【技术保护点】
一种由存储器控制器执行的操作方法，所述操作方法包括：将第一命令在第一队列中排队；检测与所述第一命令对应的第一地址的失效；当确定所述第一地址为失效地址时，将第二地址和第二命令在所述第一队列中排队，其中所述第二地址是通过再映射所述第一地址而获得的，并且所述第二命令对应于所述第二地址；以及从所述第一队列中输出所述第二命令和所述第二地址。

【技术特征摘要】
2012.12.04 KR 10-2012-01398271.一种由存储器控制器执行的操作方法，所述操作方法包括：将第一命令在第一队列中排队；检测与所述第一命令对应的第一地址的失效；当确定所述第一地址为失效地址时，将第二地址和第二命令在所述第一队列中排队，其中所述第二地址是通过再映射所述第一地址而获得的，并且所述第二命令对应于所述第二地址；以及从所述第一队列中输出所述第二命令和所述第二地址。2.根据权利要求1所述的操作方法，其中当所述第一命令存在于所述第一队列中时，将所述第二命令排队的步骤包括利用所述第二地址和所述第二命令替换所述第一命令和所述第一地址。3.根据权利要求1所述的操作方法，还包括：当所述第一命令为读命令时，阻止第一数据输出至外部源并将第二数据输出至所述外部源，其中所述第一数据响应于所述第一命令被接收并且所述第二数据响应于所述第二命令被接收。4.根据权利要求3所述的操作方法，还包括：通过将所述第一数据与所述第二数据进行比较来确定所述第一地址是否为失效地址。5.根据权利要求1所述的操作方法，其中当所述第一命令是写命令时，不管是否输出所述第一命令和所述第一地址，都输出所述第二命令和所述第二地址。6.根据权利要求1所述的操作方法，还包括：通过对从外部源接收的包进行解码来产生所述第一命令和所述第一地址。7.根据权利要求1所述的操作方法，其中所述存储器控制器包括存储单元，其用于存储半导体存储器装置的有缺陷单元的地址信息，以及检测失效的步骤包括比较所述第一地址与存储在所述存储单元中的地址信息之间的匹配性。8.根据权利要求1所述的操作方法，其中产生所述第二地址以使得对应于所述第二命令的访问时间小于对应于所述第一命令的访问时间。9.根据权利要求1所述的操作方法，其中控制所述第二命令，使其优先于在所述第一队列中排在所述第二命令之前的其它命令而从所述第一队列中输出。10.根据权利要求1所述的操作方法，其中当所述第一地址被检测为正常地址时，根据所述第一队列的排队次序来输出所述第一命令和所述第一地址。11.根据权利要求1所述的操作方法，其中通过解码外部包来产生所述第一命令，并且所述第二命令请求与所述第一命令的存储器操作相同的存储器操作。12.根据权利要求11所述的操作方法，其中所述存储器控制器包括用于执行检测的内容可寻址存储器，所述内容可寻址存储器接收并临时存储所述第一命令，以及将临时存储的第一命令作为所述第二命令提供至所述第一队列。13.根据权利要求1所述的操作方法，其中所述失效的检测在与将所述第一命令排队或输出所述第一命令和所述第一地址的同时发生。14.根据权利要求1所述的操作方法，其中所述第一地址对应于半导体存储器装置的正常存储器区域中的地址，并且所述第二地址对应于半导体存储器装置的冗余存储器区域中的地址。15.一种存储器控制器，包括：解码器，用于解码包并产生命令和对应于所述命令的地址；第一队列，用于存储所述命令和所述地址；内容可寻址存储器，用于检测与第一命令对应的第一地址的失效，并当所述第一地址被检测为失效地址时，将第二地址和第二命令输出至所述第一队列，其中所述第二地址是通过再映射所述第一地址而获得的，并且所述第二命令对应于所述第二地址；以及控制器输入/输出，用于输出存储在所述第一队列中的命令和地址。16.根据权利要求15所述的存储器控制器，其中所述解码器连接至所述第一队列和所述内容可寻址存储器中的每一个，并且将所述命令和所述地址并行地提供至所述第一队列和所述内容可寻址存储器。17.根据权利要求15所述的存储器控制器，其中所述内容可寻址存储器包括：失效地址存储单元，用于存储半导体存储器装置的有缺陷单元的地址信息；以及失效地址检测器，用于通过比较所述第一地址与所述有缺陷单元的地址信息之间的匹配性来检测所述第一地址的失效。...

【专利技术属性】
技术研发人员：金炫中，吴台荣，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR