半导体装置制造方法及图纸

本公开涉及半导体装置。现有技术的反向偏置生成电路由于驱动功率降低以降低待机状态下的功耗而导致在操作状态和待机状态之间转变需要较长时间的问题。反向偏置生成电路输出预定电压。预定电压是待机模式下的衬底的反向偏置电压。偏置控制电路当电路块处于操作模式时存储电荷，当电路块从操作模式转变到待机模式时，将所存储的电荷供应给包括在电路块中的MOSFET的衬底，随后将反向偏置生成电路的输出供应给MOSFET的衬底。

【技术实现步骤摘要】
半导体装置相关申请的交叉引用2016年9月29日提交的日本专利申请No.2016-191234的公开内容(包括说明书、附图和摘要)通过引用整体并入本文。
本专利技术涉及半导体装置。例如，本专利技术涉及能够控制MOSFET(金属-氧化物-半导体场效应晶体管)的反向偏置电压的半导体装置。
技术介绍
已知一种用于控制衬底的反向偏置电压以便根据需要改变MOSFET的阈值电压以减少待机状态下的泄漏电流的技术。
技术实现思路
然而，用于生成反向偏置电压的现有技术电路的驱动功率降低，以减少待机状态所需的功率。这导致在操作状态和待机状态之间转变需要很长时间的问题。其它问题和新颖特征将从下面的描述和附图中变得明显。在本专利技术的一个方面，偏置控制电路在电路块处于操作模式的同时存储所供应的电荷。当电路块从操作模式转变到待机模式时，偏置控制电路将所存储的电荷供应给包括在电路块中的MOSFET衬底，然后将电压生成电路的输出供应给MOSFET衬底。本专利技术的上述方面减少了在操作状态和待机状态之间转变所需的时间。附图说明图1是例示根据本专利技术的第一实施例的半导体装置的构造的图示；图2是例示根据本专利技术的第二实施例的半导体装置的构造的图示；图3A是例示体MOSFET的构造的图示，并且图3B是例示SOI(绝缘体上硅)MOSFET的构造的图示；图4A是例示体NMOS晶体管的反向偏置电压vsub与阈值电压VTH之间的关系的图示，图4B是例示体PMOS晶体管的反向偏置电压vsub与阈值电压VTH之间的关系的图示，图4C是例示SOINMOS晶体管的反向偏置电压vsub与阈值电压VTH之间的关系的图示，以及图4D是例示SOIPMOS晶体管的反向偏置电压vsub与阈值电压VTH之间的关系的图示；图5A是例示SOINMOS晶体管在关断状态下的源极-漏极泄漏电流Ioff与反向偏置电压vsub之间的示例性关系的图示，以及图5B是例示SOIPMOS晶体管在关断状态下的源极-漏极泄漏电流Ioff与反向偏置电压vsub之间的示例性关系的图示；图6是例示反向偏置电压控制方法的示例的图示；图7是例示电路块的操作状态和待机状态下的反向偏置电压控制的示例的图示；图8是例示VBBGEN(p)中包含的电路的构造的图示；图9A和图9B是例示VBBGEN(p)的操作的图示；图10是例示VBBGEN(n)中包含的电路的构造的图示；图11A和图11B是例示VBBGEN(n)的操作的图示；图12是例示根据第二实施例的N偏置控制电路和P偏置控制电路的构造的图示；图13是例示图12所示的电路的操作的时序图；图14是例示根据本专利技术的第三实施例的N偏置控制电路的构造的图示；图15是例示图14所示的电路的示例性操作的时序图；图16是例示图14所示的电路的另一示例性操作的时序图；图17是例示根据本专利技术的第五实施例的偏置控制电路的图示；图18是例示当对所有块公共的电容器进行充电时在节点vncapn中发生的时间电压改变的图示；图19是例示当对用于各个功能块的电容器依次充电时在节点vncap中发生的时间电压改变的图示；图20是例示用于向芯片内的各种功能块施加不同偏置电压的衬底的示例性截面结构的图示；图21是例示根据本专利技术的第六实施例的偏置控制电路的图示；和图22是例示图21所示的电路的操作的时序图。具体实施方式现在将参考附图描述本专利技术的实施例。第一实施例图1是例示根据本专利技术的第一实施例的半导体装置1的构造的图示。电路块2具有两种操作状态，即操作模式和待机模式。电路块2包括MOSFET4。反向偏置生成电路3输出预定电压。预定电压是待机模式下的衬底的反向偏置电压。偏置控制电路7在电路块2处于操作模式时存储电荷。当电路块2从操作模式转变到待机模式时，偏置控制电路7将存储的电荷供应给包括在电路块2中的MOSFET4的衬底，然后将反向偏置生成电路3的输出供应给MOSFET的衬底。如上所述，当电路块从操作模式转变到待机模式时，第一实施例首先向MOSFET的衬底供应电路块处于操作模式时存储的电荷。结果，从操作状态转变到待机状态所需的时间要比反向偏置生成电路的输出最初被供应给MOSFET的衬底所需要的时间短。第二实施例图2是例示根据本专利技术的第二实施例的半导体装置10的构造的图示。半导体装置10是能够控制反向偏置电压的微型计算机。如图2所示，半导体装置10包括功能块，诸如CPU(中央处理单元)核12、SRAM(静态随机存取存储器)14、闪速存储器16、定时器18和接口20。这些功能块被安装在IC(集成电路)芯片上。半导体装置10还包括电压调节器22和反向偏置生成电路28。电压调节器22从芯片的外部接收电源电压VIN，将电源电压转换为内部电压VDD，并且将内部电压VDD供应到功能块。在随后的描述中，电压调节器22可以被称为VDD供应源。反向偏置生成电路28包括NMOS反向偏置生成电路(VBBGEN(n))24和PMOS反向偏置生成电路(VBBGEN(p))26。VBBGEN(n)24从内部电压VDD生成反向偏置电压(-VBB)并将所生成的反向偏置电压(-VBB)供应到每个功能块中的NMOS晶体管的衬底PSUB。VBBGEN(p)26从内部电压VDD生成反向偏置电压(VDD+VBB)，并将所生成的反向偏置电压(VDD+VBB)供应给每个功能块中的PMOS晶体管的衬底NSUB。MOSFET的阈值电压VTH可以根据反向偏置电压vsub来改变。对于NMOS晶体管，将反向偏置电压vsub设为负以增加阈值电压VTH的绝对值。对于PMOS晶体管，将反向偏置电压vsub相反地变为正，以增加阈值电压VTH的绝对值。图3A是例示体MOSFET的构造的图示。关于体MOSFET，其源极-漏极端子通过p-n结耦合到衬底。因此，可接受的反向偏置电压设置被限制在没有p-n结正向电流流动的范围。图3B是例示SOI(绝缘体上硅)MOSFET的构造的图示。关于SOIMOSFET，其源极-漏极端子通过氧化硅膜层与衬底绝缘。因此，可接受的反向偏置电压设置不限于没有p-n结正向电流流动的范围。图4A是例示体NMOS晶体管的反向偏置电压vsub与阈值电压VTH之间的关系的图示。图4B是例示体PMOS晶体管的反向偏置电压vsub与阈值电压VTH之间的关系的图示。图4C是例示SOINMOS晶体管的反向偏置电压vsub与阈值电压VTH之间的关系的图示。图4D是例示SOIPMOS晶体管的反向偏置电压vsub与阈值电压VTH之间的关系的图示。如图4A至图4D所示，SOI和体之间的比较示出：前者相对于反向偏置电压vsub的阈值电压VTH改变量更大，即dVTH/dvsub更大，并且能够更大量地改变反向偏置电压vsub。因此，作为一个整体，SOI能够将阈值电压VTH改变比体的更大的量。图5A是例示SOINMOS晶体管在关断状态下的源极-漏极泄漏电流Ioff与反向偏置电压vsub之间的示例性关系的图示。图5B是例示SOIPMOS晶体管在关断状态下的源极-漏极泄漏电流Ioff与反向偏置电压vsub之间的示例性关系的图示。关于MOSFET，导致泄漏电流的主要因素是亚阈值泄漏电流。对于NMOS晶体管，可以通过使反向偏置电压vsub为负来减小泄漏电流Ioff。对于PMOS晶体管，可以通过使反本文档来自技高网...

【技术保护点】
一种半导体装置，包括：电路块，所述电路块具有两种操作状态，即操作模式和待机模式；电压生成电路，输出预定电压；以及偏置控制电路，在所述电路块处于所述操作模式时存储所供应的电荷，当所述电路块从所述操作模式转变到所述待机模式时，将所存储的电荷供应给包括在所述电路块中的MOSFET的衬底，随后将所述电压生成电路的输出供应给所述衬底，其中所述预定电压是在所述待机模式下所述衬底的反向偏置电压。

【技术特征摘要】
2016.09.29 JP 2016-1912341.一种半导体装置，包括：电路块，所述电路块具有两种操作状态，即操作模式和待机模式；电压生成电路，输出预定电压；以及偏置控制电路，在所述电路块处于所述操作模式时存储所供应的电荷，当所述电路块从所述操作模式转变到所述待机模式时，将所存储的电荷供应给包括在所述电路块中的MOSFET的衬底，随后将所述电压生成电路的输出供应给所述衬底，其中所述预定电压是在所述待机模式下所述衬底的反向偏置电压。2.根据权利要求1所述的半导体装置，其中所述电路块包括n型MOSFET和p型MOSFET，所述半导体装置还包括：所述电压生成电路的第一部分，其输出第一电压，所述第一电压是在所述待机模式下所述n型MOSFET的衬底的反向偏置电压；所述电压操作电路的第二部分，其输出第二电压，所述第二电压是在所述待机模式下所述p型MOSFET的衬底的反向偏置电压；所述偏置控制电路的第一部分，在所述电路块处于所述操作模式时存储所供应的电荷，当所述电路块从所述操作模式转变到所述待机模式时，将所存储的电荷供应给包括在所述电路块中的所述n型MOSFET的衬底，并随后将所述电压生成电路的第一部分的输出供应给所述n型MOSFET的衬底；以及所述偏置控制电路的第二部分，在所述电路块处于所述操作模式时存储所供应的电荷，当所述电路块从所述操作模式转变到所述待机模式时，将所存储的电荷供应给包括在所述电路块中的所述p型MOSFET的衬底，并随后将所述电压生成电路的第二部分的输出供应给所述p型MOSFET的衬底。3.根据权利要求1所述的半导体装置，其中当所述电路块从所述待机模式转变到所述操作模式时，所述偏置控制电路将存储在所述衬底中的电荷供应给电容器，并且随后将所述衬底耦合到第二电压的供应源，所述第二电压是在所述操作模式下所述衬底的反向偏置电压。4.根据权利要求3所述的半导体装置，其中所述偏置控制电路包括电容器、第一开关和第二开关，所述电容器设置在第一节点和所述第二电压的供应源之间，所述第一开关能够选择性地打开或闭合所述第一节点和所述电压生成电路的输出之间的路径，所述第二开关能够选择性地将所述衬底耦合到所述电压生成电路、所述第一节点或所述第二电压的供应源。5.根据权利要求4所述的半导体装置，其中，在所述操作模式中，所述第一开关打开所述路径，并且所述第二开关将所述衬底耦合到所述第二电压的供应源，其中，在接收到用于从所述操作模式转变到所述待机模式的指令时，所述第一开关闭合所述路径，并且所述第二开关首先将所述衬底耦合到所述第一节点，然后将所述衬底耦合到所述电压生成电路，以及其中，在接收到从所述待机模式转变到所述操作模式的指令时，所述第一开关闭合所述路径，并且所述第二开关将所述衬底耦合到所述第一节点，随后所述第一开关打开所述路径，并且所述第二开关将所述衬底耦合到所述第二电压的供应源。6.根据权利要求3所述的半导体装置，其中所述偏置控制电路包括电容器、第一开关、第二开关和第三开关，所述电容器设置在第一节点和第二节点之间，所述第一开关能够选择性地将所述第一节点耦合到所述电压生成电路的输出或所述第二电压的供应源或者将所述第一节点置于开路状态，所述第二开关能够选择性地将所述衬底耦合到所述电压生成电路、所述第一节点或所述第二电压的供应源，所述第三开关能够选择性地将所述第二节点耦合到第三电压的供应源或所述第二电压的供应源。7.根据权利要求6所述的半导体装置，其中，在所述操作模式中，所述第一开关将所述第一节点耦合到所述第二电压的供应源，所述第二开关将所述衬底耦合到所述第二电压的供应源，以及所述第三开关将所述第二节点耦合到所述第三电压的供应源，其中，随后，所述第一开关被置于开路状态，所述第二开关保持将所述衬底耦合到所述第二电压的供应源，以及所述第三开关将所述第二节点耦合到所述第二电压的供应源，其中，在接收到从所述操作模式转变到所述待机模式的指令时，所述第一开关维持在开路状态，所述第二开关将所述衬底耦合到所述第一节点，以及所述第三开关保持将所述第二节点耦合到所述第二电压的供应源，其中，随后，所述第一开关维持在开路状态，所述第二开关将所述衬底耦合到所述电压生成电路，以及所述第三开关保持将所述第二节点耦合到所述第二电压的供应源，其中，在接收到从所述待机模式转变到所述操作模式的指令时，所述第一开关维持在开路状态，所述第二开关将所述衬底耦合到所述第一节点，以及所述第三开关保持将所述第二节点耦合到所述第二电压的供应源，其中，随后，所述第一开关将所述第一节点耦合到所述第二电压的供应源，所述第二开关将所述衬底...

【专利技术属性】
技术研发人员：田边昭，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP