半导体封装结构及其制造方法技术

本揭露提供半导体封装结构包含第一芯片、支撑件、导电层、绝缘层和模封层。第一芯片具有第一表面和与第一表面相对的第二表面。支撑件围绕第一芯片的边缘。导电层位在第一芯片的第一表面上并电连接到第一芯片。绝缘层位在第一芯片的第一表面上方，绝缘层朝向支撑件延伸并在垂直投影方向上与支撑件重叠。模封层在第一芯片和支撑件之间，并且至少围绕芯片的边缘。

【技术实现步骤摘要】
半导体封装结构及其制造方法
本揭露涉及半导体封装结构及其制造方法，更具体地，涉及具有在垂直投影方向上与支撑件重叠的绝缘层的半导体封装结构及其制造方法。
技术介绍
由于对高性能和高密度半导体封装的需求，半导体封装结构设会计成具有高密度输入和输出数和更薄的厚度。通常，公知半导体封装由于其薄厚度设计而具有不对称结构，并且与具有硅通孔(TSV)的中介板整合形成在载体上以满足高密度要求。然而，公知半导体封装结构由于具有不对称结构及在其不同材料层之间的热膨胀系数(CTE)的差异而产生翘曲问题。另外，使用中介板和永久载体增加了制造成本并且使得半导体封装结构的厚度难以进一步减小。
技术实现思路
在本揭露的一个或多个实施例中，半导体封装结构包含第一芯片、支撑件、导电层、绝缘层和模封层。第一芯片具有第一表面和与第一表面相对的第二表面。支撑件围绕第一芯片的边缘。导电层位在第一芯片的第一表面上并电连接到第一芯片。绝缘层位在第一芯片的第一表面上方，绝缘层朝向支撑件延伸并在垂直投影方向上与支撑件重叠。模封层在第一芯片和支撑件之间，并且至少围绕芯片的边缘。在本揭露的一个或多个实施例中，半导体封装结构包含第一芯片、支撑件、导电层、绝缘层和模封层。第一芯片具有第一表面和与第一表面相对的第二表面。支撑件围绕第一芯片的边缘。导电层位在第一芯片的第一表面上并电连接到第一芯片。绝缘层位在第一芯片的第一表面上。绝缘层包含第一部分和连接到第一部分的第二部分，第一部分在垂直投影方向上与第一芯片重叠，第二部分在垂直投影方向上与支撑件重叠，并且第一部分和第二部分位在不同的水平高度。模封层在第一芯片和支撑件之间，并且少围绕所述第一芯片的边缘。在本揭露的一个或多个实施例中，一种用于制造半导体封装结构的方法包含在临时载体上形成支撑件，以及在临时载体上设置芯片，其中芯片的第一表面面向临时载体。所述制造方法还包含形成覆盖支撑件和芯片的第二表面的模封层，以及从支撑件和芯片去除临时载体。附图说明由以下详细说明与附随图式得以最佳了解本申请案揭示内容的各方面。注意，根据产业的标准实施方式，各种特征并非依比例绘示。实际上，为了清楚讨论，可任意增大或缩小各种特征的尺寸。图1是根据本揭露的一些实施例的半导体封装结构的剖面图；图2A、图2B、图2C、图2D、图2E、图2F、图2G及图2H绘示根据本揭露的一些实施例的半导体封装结构的制造方法；图3是根据本揭露的一些实施例的临时载体和支撑件的示意图；图4绘示根据本揭露的一些实施例的半导体封装结构的制造方法；图5是根据本揭露的一些实施例的半导体封装结构的示意图；图6是根据本揭露的一些实施例的半导体封装结构的示意图；图7是根据本揭露的一些实施例的半导体封装结构的示意图；图8是根据本揭露的一些实施例的半导体封装结构的示意图；图9是根据本揭露的一些实施例的半导体封装结构的示意图；图10A、图10B、图10C、图10D、图10E、图10F、图10G、图10H、图10I、图10J、图10K、图10L及图10M绘示本揭露的一些实施例的半导体封装结构的制造方法；图11A、图11B、图11C及图11D是根据本揭露的一些实施例的临时载体和支撑件的示意图；图12A及图12B绘示本揭露的一些实施例的制造半导体封装结构的方法；图13是根据本揭露的一些实施例的半导体封装结构的示意图；图14是根据本揭露的一些实施例的半导体封装结构的示意图；图15是根据本揭露的一些实施例的半导体封装结构的示意图；图16是根据本揭露的一些实施例的半导体封装结构的示意图；及图17是根据本揭露的一些实施例的半导体封装结构的示意图。具体实施方式本揭露提供了数个不同的实施方法或实施例，可用于实现本专利技术的不同特征。为简化说明起见，本揭露也同时描述了特定零组件与布置的范例。请注意提供这些特定范例的目的仅在于示范，而非予以任何限制。举例来说，在以下说明第一特征如何在第二特征上或上方的叙述中，可能会包含某些实施例，其中第一特征与第二特征为直接接触，而叙述中也可能包含其它不同实施例，其中第一特征与第二特征中间另有其它特征，以致于第一特征与第二特征并不直接接触。此外，本揭露中的各种范例可能使用重复的参考数字及/或文字注记，以使文件更加简单化和明确，这些重复的参考数字与注记不代表不同的实施例与配置之间的关联性。另外，本揭露在使用与空间相关的叙述词汇，如“在…之上”、“在…之下”、“上”、“左”、“右”、“下”、“顶”、“底”、“垂直”、“水平”、“侧”、“较高”、“较低”、“较下方”、“较上方”、“上方”、“下方”、和类似词汇时，为便于叙述，其用法均在于描述图示中一个组件或特征与另一个(或多个)组件或特征的相对关系。除了图示中所显示的角度方向外，这些空间相对词汇也用来描述所述装置在使用中以及操作时的可能角度和方向。所述装置的角度方向可能不同，而在本揭露所使用的这些空间相关叙述可以同样方式加以解释。下文描述一种半导体封装结构。所述半导体封装结构包含封装在其中的芯片。芯片可以是各种类型的芯片中的一种，例如光电芯片、半导体芯片、电子芯片或微机电系统(MEMS)芯片。下文还描述一种制造半导体封装结构的方法。在一些实施例中，所述制造方法使用临时载体作为衬底以形成支撑件、芯片及模封层。模封层覆盖支撑件，从而形成具有足够的机械强度以保持芯片的结构。因此，可以去除临时载体，并且因此可以减小半导体封装结构的厚度。图1是根据本揭露的一些实施例的半导体封装结构1的剖面图。如图1所示，半导体封装结构1包含一个或多个芯片(例如，一个或多个第一芯片)20、一个或多个支撑件10、导电层16、绝缘层18及模封层30。芯片20具有第一表面201及与第一表面201相对的第二表面202。在一个或多个实施例中，芯片20可以包含专用集成电路(ASIC)芯片，存储器芯片或任何其它合适的主动(active)芯片或被动(passive)芯片。支撑件10围绕芯片20的边缘20E。支撑件10可以是刚性支撑件或软支撑件。用于刚性支撑物的材料可以是包含例如铜、镍、金、银或不锈钢的金属或合金，例如硅、玻璃、陶瓷或有机材料的绝缘材料或任何其它合适材料的导电材料。用于软支撑物的材料可以是橡胶、热塑性材料、热弹性材料或任何其它合适的材料。支撑件10经配置为加强件(stiffener)以提供机械坚固性(mechanicalrobustness)。在一个或多个实施例中，导电层16位在芯片20的第一表面201上，并且电连接到芯片20。绝缘层18位在芯片20的第一表面201上方。绝缘层18朝向支撑件10延伸并在垂直投影方向Z上重叠。在一个或多个实施例中，导电层16嵌入绝缘层18中，形成一重布层(RDL)15。例如，导电层16包含一层或多层的导电图案，并且绝缘层18包含一层或多层绝缘膜层。导电图案的最顶层及最底层从重布层15的相对侧暴露。在一个或多个实施例中，模封层30位在芯片20及支撑件10之间，并且模封层30至少围绕芯片20的边缘20E。在一个或多个实施例中，模封层30覆盖芯片20的第二表面202及支撑件10。模封层30、支撑件10及绝缘层18可以彼此接合以增强半导体封装结构1的坚固性，并且因此可以不使用载体或中介板。因此，可以减小半导体封装结构1的厚度。在一个本文档来自技高网...

【技术保护点】
一种半导体封装结构，其包含：一第一芯片，其具有一第一表面及相对于所述第一表面的一第二表面；一支撑件，其围绕所述第一芯片的一边缘；一导电层，其位在所述第一芯片的所述第一表面上方并电连接到所述第一芯片；一绝缘层，其位在所述第一芯片的所述第一表面上方，其中所述绝缘层朝向所述支撑件延伸并在一垂直投影方向上与所述支撑件重叠；及一模封层，其位在所述第一芯片及所述支撑件之间并至少围绕所述第一芯片的所述边缘。

【技术特征摘要】
2016.10.28 US 15/338,1761.一种半导体封装结构，其包含：一第一芯片，其具有一第一表面及相对于所述第一表面的一第二表面；一支撑件，其围绕所述第一芯片的一边缘；一导电层，其位在所述第一芯片的所述第一表面上方并电连接到所述第一芯片；一绝缘层，其位在所述第一芯片的所述第一表面上方，其中所述绝缘层朝向所述支撑件延伸并在一垂直投影方向上与所述支撑件重叠；及一模封层，其位在所述第一芯片及所述支撑件之间并至少围绕所述第一芯片的所述边缘。2.根据权利要求1所述的半导体封装结构，其中所述封模层覆盖所述第一芯片的所述第二表面及所述支撑件；所述封模层暴露所述第一芯片的所述第二表面并覆盖所述支撑件；或者所述封模层暴露所述第一芯片的所述第二表面及所述支撑件。3.根据权利要求1所述的半导体封装结构，其进一步包含一第一导体，其位在所述第一芯片的所述第一表面及所述导电层之间，其中所述第一芯片及所述导电层通过所述第一导体电连接。4.根据权利要求1所述的半导体封装结构，其进一步包含：一封装衬底；及一第二导体，其位在所述绝缘层及所述封装衬底之间，其中所述导电层及所述封装衬底通过所述第二导体电连接。5.根据权利要求4所述的半导体封装结构，其进一步包含：一电路板；及一第三导体，其位在所述封装衬底及所述电路板之间，其中所述封装衬底及所述电路板通过所述第三导体电连接。6.根据权利要求1所述的半导体封装结构，其中所述支撑件包括一第一区段及连接到所述第一区段的一第二区段，所述第二区段包括一凹陷部分，且所述第二区段的一厚度小于所述第一区段的一厚度。7.根据权利要求1所述的半导体封装结构，其中所述导电层是位在所述绝缘层中的一重布层。8.根据权利要求1所述的半导体封装结构，其进一步包含一第二芯片，其面向所述第一芯片的所述第二表面并通过所述导电层电连接到所述第一芯片。9.一种半导体封装结构，其包含：一第一芯片，其具有一第一表面及相对于所述第一表面的一第二表面；一支撑件，其围绕所述第一芯片的一边缘；一导电层，其位在所述第一芯片的所述第一表面上方并电连接到所述第一芯片；一绝缘层，其位在所述导电层上方，其中所述绝缘层包含一第一部分及连接到所述第一部分的一第二部分，所述第一部分在一垂直投影方向上与所述第一芯片重叠，所述第二部分在所述垂直投影方向上与所述支撑件重叠，且所述第一部分及所述第二部分位在不同的水平高度上；及一模封层，其位在所述第一芯片及所述支撑件之间并至少围绕所述第一芯片的所述边缘。10.根据权利要求9所述的半导体封装结构，其进一...

【专利技术属性】
技术研发人员：吕文隆，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71