用于半导体制造的改进的介电膜制造技术

本发明专利技术实施例公开了一种用于半导体制造的方法。该方法包括接收具有第一表面的器件，通过该表面暴露第一金属或第一金属的氧化物。该方法还包括在第一表面上方沉积具有Si、N、C和O的介电膜，从而使得介电膜在靠近第一表面的介电膜的第一部分中具有比在介电膜的第二部分中更高的N和C浓度，该介电膜的第二部分比第一部分进一步远离第一表面。该方法还包括在介电膜上方形成导电部件。介电膜将导电部件与第一金属或第一金属的氧化物电绝缘。本发明专利技术实施例涉及用于半导体制造的改进的介电膜。

【技术实现步骤摘要】
用于半导体制造的改进的介电膜
本专利技术实施例涉及用于半导体制造的改进的介电膜。
技术介绍
介电膜是半导体制造中的必要元件。例如，集成电路(IC)中使用层间介电(ILD)膜，从而用于嵌入IC的各个金属通孔和金属引线。又例如，在诸如FSI(前照式)图像传感器和BSI(背照式)图像传感器的CMOS图像传感器中的深沟槽隔离部件中使用介电膜。又例如，介电膜用作3D(三维)IC封装中的硅通孔(TSV)中的衬垫层。介电膜的一个主要功能是电绝缘不同的金属部件。例如，当制造具有高k金属栅极晶体管的IC时，典型的做法是在金属栅极上方沉积氧化硅膜(介电膜)，并在氧化硅膜上方形成金属通孔和金属引线。假设氧化硅膜将金属栅极与金属通孔和金属引线绝缘。然而，有时会出现一个问题：在沉积氧化硅膜期间，金属栅极可能与特定的化学品反应，导致一些金属化合物混入最终沉积的氧化硅膜中。这些金属化合物可导致金属栅极和后续制造的金属通孔之间的电路短路。因此，期望一种用于半导体制造的改进的介电膜及其制造方法。
技术实现思路
根据本专利技术的一些实施例，提供了一种用于半导体制造的方法，包括：接收具有第一表面的器件，通过所述第一表面暴露第一金属或所述第一金属的氧化物；在所述第一表面上方沉积具有Si、N、C和O的介电膜，从而使得所述介电膜在靠近所述第一表面的所述介电膜的第一部分中具有比在所述介电膜的第二部分中更高的N和C浓度，所述介电膜的第二部分比所述第一部分更远离所述第一表面；以及在所述介电膜上方形成导电部件。根据本专利技术的另一些实施例，还提供了一种用于半导体制造的方法，包括：接收具有第一表面的器件，通过所述第一表面暴露半导体材料或所述器件的第一金属；通过低温化学汽相沉积(LTCVD)工艺在所述第一表面上方沉积具有Si、N、C和O的介电膜，从而使得所述介电膜在靠近所述第一表面的所述介电膜的第一部分中具有比在远离所述第一表面的所述介电膜的第二部分中更高的N和C浓度；以及在所述介电膜上方沉积第二金属。根据本专利技术的又一个实施例，还提供了一种半导体器件，包括：第一层，具有第一表面，通过所述第一表面暴露第一金属或所述第一金属的氧化物；介电膜，直接位于所述第一表面上方，其中，所述介电膜包括Si、N、C和O，并且在靠近所述第一表面的所述介电膜的第一部分中具有比在所述介电膜的第二部分中的更高的C和N浓度，所述介电膜的第二部分比所述第一部分更远离所述第一表面；以及导电部件，位于所述介电膜上方。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是根据本专利技术的一个或多个实施例的制造具有改进的介电膜的半导体器件的方法的流程图。图2A、图2B和图2C示出根据一些实施例的在图1的方法的一些制造阶段期间的半导体器件的截面图。图2D示出根据一些实施例的在图1的方法的制造步骤之后改进的介电膜的成分。图3A是根据本专利技术的一个或多个实施例的具有改进的介电膜的另一半导体器件。图3B和图3C是图3A的器件的特定部件的放大的局部图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。本专利技术一般涉及用于半导体制造的介电膜，并且更具体地涉及具有Si、N、C和O成分的改进的介电膜。在一个实施例中，改进的介电膜在其下部中具有比在其上部中更高的N和C浓度。该性能有助于将位于介电膜下方的金属元件(例如，金属栅极)与位于介电膜之上的金属元件(例如，金属通孔)电绝缘。可以使用例如低温化学汽相沉积(LTCVD)或原子层沉积来沉积改进的介电膜。根据所提供的主题的一些实施例，用于沉积改进的介电膜的前体不(或不显著地)与下面的金属元件反应。因此，它减少了有时在氧化硅介电膜中看到的金属泄漏的可能性。下文中结合图1-图3C讨论改进的介电膜及其制造方法的更详细的描述。参考图1，其中示出根据本专利技术的各个方面的形成具有改进的介电层作为晶体管层和金属互连层之间的层间介电(ILD)膜的半导体器件100的方法10的流程图。方法10仅为实例，并且不旨在限制本专利技术超出权利要求中明确列举的那些。可在方法10之前、期间和之后提供额外的操作，并且对于方法的额外的实施例，可替换、消除或重新定位所描述的一些操作。下文中结合图2A、图2B和图2C描述方法10，图2A、图2B和图2C是制造工艺的各个阶段中的半导体器件100的截面图。此外，图2D示出实施例中的改进的介电膜的特性。提供半导体器件100以用于说明目的，并且没有必要将本专利技术的实施例限制到器件的任何数量、区域的任何数量或者结构或区域的任何配置。此外，图2A、图2B和图2C所示的半导体器件100可以是IC或其部分的处理期间制造的中间器件，其可包括静态随机存取存储器(SRAM)和/或逻辑电路、诸如电阻器、电容器和电感器的无源组件以及诸如p-型场效应晶体管(PFET)、n-型FET(NFET)、诸如FinFET的多栅极FET、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极晶体管、高压晶体管、高频率晶体管的有源组件、其他存储器单元以及它们的组合。参考图1，在操作12处，方法10接收(或提供有)器件100的前体。为了便于讨论，器件100的前体还称为器件100。器件100具有通过其暴露金属或金属氧化物的表面。在表面上沉积改进的介电膜。在图2A中示出器件100的实施例。参考图2A，器件100包括半导体层98和栅极层99。半导体层98包括半导体衬底102和形成在其中的各个部件。栅极层99包括形成在半导体衬底102上的硅化物部件106、栅极堆叠件108、栅极间隔件116和各个介电层118和120。通过栅极层99的顶面130暴露各个金属元件和/或金属氧化物。根据本专利技术的改进的介电膜将沉积在表面130上。仍然参考图2A，衬底102包括各个晶体管源极和漏极(S/D)部件104和位于S/D部件104之间的晶体管沟道105。在晶体管沟道105上方设置栅极堆叠件108。在每个栅极堆叠件108的侧壁上设置栅极间隔件116。各个介电层包括位于栅极间隔件116的侧壁上且位于硅化物部件106上的接触蚀刻停止(CES)层118，和位于CES层1本文档来自技高网...

【技术保护点】
一种用于半导体制造的方法，包括：接收具有第一表面的器件，通过所述第一表面暴露第一金属或所述第一金属的氧化物；在所述第一表面上方沉积具有Si、N、C和O的介电膜，从而使得所述介电膜在靠近所述第一表面的所述介电膜的第一部分中具有比在所述介电膜的第二部分中更高的N和C浓度，所述介电膜的第二部分比所述第一部分更远离所述第一表面；以及在所述介电膜上方形成导电部件。

【技术特征摘要】
2016.09.30 US 15/282,2581.一种用于半导体制造的方法，包括：接收具有第一表面的器件，通过所述第一表面暴露第一金属或所述第一金属的氧化物；在所述第一表面上方沉积具有Si、N、C和O的介电膜，从而使得所述介电膜在靠近所述第一表面的所述介电膜的第一部分中具有比在所述介电膜的第二部分中更高的N和C浓度，所述介电膜的第二部分比所述第一部分更远离所述第一表面；以及在所述介电膜上方形成导电部件。2.根据权利要求1所述的方法，其中，通过使用氧和有机化合物作为前体的低温化学汽相沉积(LTCVD)工艺来沉积所述介电膜，所述有机化合物具有硅和氮。3.根据权利要求2所述的方法，其中，所述有机化合物是BTBAS(双(叔丁基氨基)硅烷)。4.根据权利要求2所述的方法，其中，所述有机化合物是BDEAS(双(二乙基氨基)硅烷)。5.根据权利要求2所述的方法，其中，所述有机化合物是TIPAS(三(异丙基氨基)硅烷)的一种。6.根据权利要求2所述的方法，其中，所述有机化合物是BDEAES(双...

【专利技术属性】
技术研发人员：吴正一，朱立轩，温庆文，洪家骏，张振涼，李锦思，刘乡，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71