阵列基板及其制作方法技术

本发明专利技术公开一种阵列基板及其制作方法。阵列基板包括在基底上设置有间隔预定距离且并列设置的第一薄膜晶体管与第二薄膜晶体管。所述第一薄膜晶体管包括依次叠设置在所述基底上的第一有源层、第一栅极绝缘层、第一栅极、层间绝缘层以及第一源极/漏极，所述第一源极/漏极与所述第一有源层电性连接。所述第二薄膜晶体管包括依次层叠设置在所述基底上的第二栅极、第二栅极绝缘层、第二有源层、蚀刻阻挡层以及第二源极/漏极。所述第一有源层与所述第二栅极均为多晶硅材料，所述第一栅极与所述第二有源层包含氧化物半导体材料。

【技术实现步骤摘要】
阵列基板及其制作方法
本专利技术涉及显示
，尤其涉及显示器中阵列基板的制作

技术介绍
显示屏已经越来越广泛地应用于人们的生产与生活的各个领域的电子装置内，例如手机、平板电脑或者台式电脑等消费性电子领域，电视等家电领域或者户外广告等公共设备领域。目前显示屏主要为液晶显示屏(LiquidCrystalDisplay,LCD)或者有机发光显示屏(OrganicLightEmittingDiode，OLED)。为了提高显示器的显示效果，无论是应用于户外的大型显示屏幕或者应用于消费性电子的小型显示屏幕，越来越多的人开始将注意力投向显示装置的窄边框设计，窄边框显示装置可以有效降低拼接屏中非显示区域的面积，有效提高屏占比，显著提高整体的显示效果。由此，窄边框成为目前显示器领域中亟待解决的问题。
技术实现思路
为解决窄边框的问题，本专利技术提供一种具有较小尺寸的阵列基板。进一步，提供前述阵列基板的制作方法。本发一实施例提供的阵列基板，在基底上设置有间隔预定距离且并列设置的第一薄膜晶体管与第二薄膜晶体管。所述第一薄膜晶体管包括依次叠设置在所述基底上的第一有源层、第一栅极绝缘层、第一栅极、层间绝缘层以及第一源极/漏极，所述第一源极/漏极与所述第一有源层电性连接。所述第二薄膜晶体管依次层叠设置在所述基底上的第二栅极、第二栅极绝缘层、第二有源层、蚀刻阻挡层以及第二源极/漏极。其中，所述第一有源层与所述第二栅极均为多晶硅材料，所述第一栅极与所述第二有源层包含氧化物半导体材料。本发一实施例提供的阵列基板制作方法，包括步骤：提供基板，并且在基板一侧形成缓冲层；在所述缓冲层表面形成多晶硅层并进行图案化，形成间隔预定距离的第一有源层与第二栅极；在所述第一有源层与所述第二栅极上形成覆盖所述第一有源层和第二栅极的绝缘层，所述绝缘层分别构成第一栅极绝缘层与第二栅极绝缘层；在所述第一栅极绝缘层与所述第二栅极绝缘层上设置氧化物半导体材料层并且进行图案化，其中，对应覆盖所述第一栅极绝缘层的所述氧化物半导体材料层层构成第一栅极；对应覆盖所述第二栅极绝缘层的所述氧化物半导体材料层构成第二有源层；在所述第一栅极与所述第二有源层上形成绝缘层，其中，对应所述第一栅极的所述绝缘层构成层间绝缘层，对应所述第二有源层的所述绝缘层构成所述蚀刻阻挡层；在所述层间绝缘层与所述蚀刻阻挡层上形成金属层并且进行图案化，其中，对应所述第一栅极位置形成第一源极/漏极，且所述第一源极/漏极与所述第一有源层电性连接，所述第一有源层、所述第一栅极绝缘层、所述第一栅极、所述层间绝缘层以及所述第一源极/漏极构成第一薄膜晶体管；对应所述第二栅极位置形成第二源极/漏极，且所述第二源极/漏极与所述第二有源层电性连接，所述第二栅极、所述第二栅极绝缘层、所述第二有源层，蚀刻阻挡层以及所述第二源极/漏极构成第二薄膜晶体管。相较于现有技术，第一薄膜晶体管与第二薄膜晶体管同步进行制作，因此，无需单独针对驱动电路中的第二薄膜晶体管单独进行制作，提高了制作效率。进一步，利用氧化物半导体构成有源层的第二薄膜晶体管的通道尺寸较小，从而使得每个像素单元中薄膜晶体管占用的空间减小，继而有效增加了显示面板中显示区的尺寸以及提高了开口率，并且在非显示区通过多晶硅的第一薄膜晶体管作为驱动地电路中作为开关的薄膜晶体管，从而使得扫描驱动电路或者数据驱动电路尺寸较小且响应速度快，继而使得非显示区尺寸进一步减小，从而达到提高屏占比实现窄边框的目的。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术一实施例中显示装置立体结构示意图。图2为图1所示显示面板中阵列基板的平面结构示意图。图3为如图1、2所示阵列基板的侧面结构示意图。图4为如图3所示阵列基板的制作过程中各步骤对应的侧面结构示意图。图5为如图3所示阵列基板的制作流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。下面结合附图，具体说明本专利技术阵列基板的具体实施方式。请参阅图1，图1为本专利技术一实施例中显示装置立体结构示意图。如图1所示，显示装置100包括显示面板10与其他辅助结构(图未示)，其中，所示辅助结构包括壳体与支撑结构。显示面板10包括图像用显示区10a与非显示区10b。显示区10a用作图像显示，非显示区10b环绕设置于显示区10a周围并作为非出光区域，并不用作图像显示。其中，显示面板10还包括有阵列基板10c与对向基板10d，以及夹设于阵列基板10c与对向基板10d的显示介质层10e。本实施例中，显示介质为有机发光半导体材料(OrganicElectroluminescenceDiode，OLED)。当然，在本专利技术其他变更实施例中，显示装置100中的显示面板10可以以液晶材料作为显示介质，并不以此为限。为了便于说明，先定义由相互垂直的第一方向X、第二方向Y以及第三方向Z构成的三维直角坐标系。其中，显示装置100沿着第三方向Z为其厚度方向。请参阅图2，其为图1所示显示面板10中阵列基板10c的平面结构示意图。如图2所示，阵列基板10c中对应图像显示区10a的第一区域(未标示)包括多个呈矩阵排列的m*n像素单元(Pixel)110、m条(DataLine)数据线(ScanLine)120以及n条扫描线130，m、n为大于1的自然数。其中，该多条数据线120沿第一方向Y间隔第一预定距离相互绝缘且平行排列，该多条扫描线130沿第二方向X亦间隔第二预定距离相互绝缘且平行排列，并且所该多条扫描线130与该多条数据线120相互绝缘，所述第一方向X与第二方向Y相互垂直。为便于说明，所述m条数据线120分别定义为D1、D2、……，Dm-1、Dm；所述n条扫描线130分别定义为G1、G2、……，Gn-1、Gn。多个所述像素单元110分别位于该多条数据线120、扫描线130构成的矩阵中，并且与对应的其中数据线120以及扫描线130电性连接。对应显示面板10的非显示区10b，显示装置100(图1)进一步包括设置于非显示区10b的用于驱动多个矩阵排列的像素单元110进行图像显示的控制电路101、数据驱动电路(DataDriver)102以及扫描驱动电路(ScanDriver)103，设置于阵列基板11c的第二区域(未标示)。其中，数据驱动电路102与该多条数据线120电性连接，用于将待显示用的图像数据通过该多条数据线120以数据电压的形式传输至该多个像素单元110。扫描驱动电路103用于与该多条扫描线130电性连接，用于通过该多条扫描线130输出扫描信号用于控制像素单元110何时接收图像数据进行图像显示。控制电路101分别与数据驱动电路102和扫描驱动电路103电性连接，用于控制数据驱动电路102与扫描驱动电路103的工作时序，也本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，在基底上设置有间隔预定距离且并列设置的第一薄膜晶体管与第二薄膜晶体管，其中：所述第一薄膜晶体管包括依次叠设在所述基底上的第一有源层、第一栅极绝缘层、第一栅极、层间绝缘层以及第一源极/漏极，所述第一源极/漏极与所述第一有源层电性连接；所述第二薄膜晶体管包括依次层叠设置在所述基底上的第二栅极、第二栅极绝缘层、第二有源层、蚀刻阻挡层以及第二源极/漏极；所述第一有源层与所述第二栅极均为多晶硅材料，所述第一栅极与所述第二有源层包含氧化物半导体材料。

【技术特征摘要】
1.一种阵列基板，其特征在于，在基底上设置有间隔预定距离且并列设置的第一薄膜晶体管与第二薄膜晶体管，其中：所述第一薄膜晶体管包括依次叠设在所述基底上的第一有源层、第一栅极绝缘层、第一栅极、层间绝缘层以及第一源极/漏极，所述第一源极/漏极与所述第一有源层电性连接；所述第二薄膜晶体管包括依次层叠设置在所述基底上的第二栅极、第二栅极绝缘层、第二有源层、蚀刻阻挡层以及第二源极/漏极；所述第一有源层与所述第二栅极均为多晶硅材料，所述第一栅极与所述第二有源层包含氧化物半导体材料。2.根据权利要求1所述的阵列基板，其特征在于，所述第一栅极与所述第二有源层均包含相邻设置的第一氧化物半导体层与第二氧化物半导体层，所述第一氧化物半导体层相比所述第二氧化物半导体层靠近所述基底，所述第一氧化物半导体层的材质为铟镓锌氧化物，所述第二氧化物半导体层的材质为氧化铟锡。3.根据权利要求1所述的阵列基板，其特征在于，所述基底表面还设置有缓冲层，所述第一有源层与所述第二栅极均设置于所述缓冲层远离所述基底的表面。4.根据权利要求1所述的阵列基板，其特征在于，所述第一有源层与所述第二栅极位于同一层结构且在同一制程中制作完成，所述第一有源层的多晶硅材料中包含有沟道掺杂物，所述第二栅极的多晶硅材料中包含有导电掺杂物。5.根据权利要求4所述的阵列基板，其特征在于，所述层间绝缘层与所述第二栅极绝缘层均为氧化硅材料，且所述层间绝缘层与所述第二栅极绝缘层位于同一层结构且在同一制程中制作完成。6.根据权利要求5所述的阵列基板，其特征在于，所述第一栅极绝缘层与第二栅极绝缘层同层设置并相互连接从而构成一层覆盖所述第一有源层和第二栅极的绝缘层。7.根据权利要求1-6任意一项所述的阵列基板，其特征在于，所述第一薄膜晶体管为P型薄膜晶体管，所述第二薄膜晶体管为N型薄膜晶体管，所第二薄膜晶体管与进行图像显示的像素电极直接连接，用于驱动像素电极进行图像显示。8.一种阵列基板制作方法，其特征在于，包...

【专利技术属性】
技术研发人员：平山秀雄，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42