一种数字高阶补偿带隙基准源制造技术

一种数字高阶补偿带隙基准源，属于模拟集成电路领域。包括启动电路、带隙核心电路、温度点检测电路和数字高阶补偿电路，启动电路用于防止基准源电路在刚上电时处在简并态，启动完成后退出工作状态；带隙核心电路包含一个一阶带隙基准源和β补偿电路，其中β补偿用于在低温区增加一个负温电压项，降低了低温区的温度系数；温度点检测电路用于检测环境温度使得在适当的环境温度下触发数字高阶补偿电路通过数字的方式调节一阶带隙基准输出的零温点。本发明专利技术提供的基准源电路通过两次移动零温点，再加上β补偿的效果，使得该基准源可以在整个温度范围内实现很低的温度系数；同时本发明专利技术的电路相比与传统高阶补偿基准源，在功耗和面积上也更小。

A digital high order compensated bandgap reference

【技术实现步骤摘要】
一种数字高阶补偿带隙基准源
本专利技术属于模拟集成电路领域，涉及带隙基准源的高阶补偿。
技术介绍
在模拟集成电路领域里，基准源是一个非常重要的模块，被广泛应用在功率转换器，数据转换器等系统中，其作用是为系统提供一个不随温度和电源电压变化的偏置。由于在众多的半导体工艺器件参数中，三极管的器件特性参数具有最好的重复性，随工艺的影响很小。因此，虽然当今在学术界和工业界有很多的全MOS的基准源被提出，带隙基准目前还是被应用得最广泛的基准源架构。随着便携式设备的发展，对基准源的精度也提出了越来越高的要求，其中低温漂基准源的设计是提高基准源精度的一个很重要的方面。如图1所示，对于电流模的带隙基准源，其基准输出电压的表达式为：其中VT是热电压，它与温度成线性正相关；N是双极型晶体管Q7和双极型晶体管Q6发射极面积的比值。VBE1是三极管的基极-发射极电压，与温度之间的关系可以表示为：其中η是工艺因子，通常为3.5左右；α是三极管集电极电流温度的指数因子；VG是硅的带隙电压，通常为1.25V左右；TR是参考温度。因此，从表达式可以看出，带隙基准的负温度系数CTAT电压中含有高阶项传统的一阶补偿无法完全抵消负温项。所以，为了得到更好的温度特性，需要对带隙基准源的高阶温度项进行补偿。虽然在近年来学术界提出了很多的带隙基准源的高阶补偿方案，比如对数补偿，分段线性补偿以及β补偿。然而更好的带隙基准源高阶补偿方案正在进一步研究中，所以，研究进一步降低带隙基准源温漂的方案具有重要的意义。
技术实现思路
本专利技术的目的是解决一阶带隙基准源中温度系数过高的问题，提出了一种新的高阶补偿方案。本专利技术的技术方案为：一种数字高阶补偿带隙基准源，包括启动电路、带隙核心电路、温度点检测电路和数字高阶补偿电路，所述带隙核心电路包括第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一双极型晶体管Q1和第二双极型晶体管Q2，第二PMOS管MP2的栅极连接所述启动电路的输出端，其漏极连接第一双极型晶体管Q1和第二双极型晶体管Q2的基极并通过第一电阻R1后接地；第三PMOS管MP3的栅漏短接并连接第一双极型晶体管Q1的集电极和第四PMOS管MP4的栅极，第四PMOS管MP4的漏极连接第二双极型晶体管Q2的集电极、第二PMOS管MP2和第五PMOS管MP5的栅极；第三电阻R3的一端连接第二双极型晶体管Q2的发射极，另一端连接第一双极型晶体管Q1的发射极并通过第二电阻R2后接地；第一双极型晶体管Q1的基极连接第二双极型晶体管Q2的基极和第二PMOS管MP2的漏极并通过第一电阻R1后接地；第五PMOS管MP5的漏极作为所述数字高阶补偿带隙基准源的输出端并通过第四电阻R4后接地；第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4和第五PMOS管MP5的源极接电源电压；所述温度点检测电路包括第六PMOS管MP6、第三双极型晶体管Q3、第四双极型晶体管Q4、第五双极型晶体管Q5、第一反相器INV1和第四反相器INV4，第六PMOS管MP6的栅极连接所述带隙核心电路中第三PMOS管MP3的栅极，其源极接电源电压，其漏极连接第三双极型晶体管Q3的基极和集电极、以及第一反相器INV1和第四反相器INV4的输入端；第四双极型晶体管Q4的基极和集电极互连并连接第三双极型晶体管Q3的发射极；第五双极型晶体管Q5的基极和集电极互连并连接第四双极型晶体管Q4的发射极，其发射极接地；所述数字高阶补偿电路包括第二反相器INV2、第三反相器INV3、第五反相器INV5和第六反相器INV6，第二反相器INV2的输入端连接所述温度点检测电路中第一反相器INV1的输出端，其输出端连接第三反相器INV3的输入端并输出第一数字信号Digital1；第三反相器INV3的输出端输出第三数字信号Digital3；第五反相器INV5的输入端连接所述温度点检测电路中第四反相器INV4的输出端，其输出端连接第六反相器INV6的输入端并输出第四数字信号Digital4；第六反相器INV6的输出端输出第二数字信号Digital2；所述第一数字信号Digital1和第四数字信号Digital4用于调节所述带隙核心电路中的第二电阻R2的阻值，所述第二数字信号Digital2和第三数字信号Digital3用于调节所述带隙核心电路中的第四电阻R4的阻值。具体的，所述启动电路包括第一NMOS管MN1、第二NMOS管MN2和第一PMOS管MP1，第一PMOS管MP1的源极和漏极互连并连接电源电压，其栅极连接第一NMOS管MN1的栅极和第二NMOS管MN2的漏极；第一NMOS管MN1的漏极作为所述启动电路的输出端，其源极接地；第二NMOS管MN2的栅极连接所述数字高阶补偿带隙基准源的输出端，其源极接地。本专利技术的工作过程为：启动电路用于防止基准源电路在刚上电时处在简并态，启动完成后退出工作状态；带隙核心电路包含一个一阶带隙基准源和β补偿电路，其中β补偿用于在低温区增加一个负温电压项，降低了低温区的温度系数；温度点检测电路用于检测环境温度使得在适当的环境温度下触发数字高阶补偿电路通过数字的方式调节一阶带隙基准输出的零温点，具体做法为：利用温度点检测电路设定两个温度点T1和T2，当检测到环境温度升高达到T1时，通过使得第一反相器INV1翻转触发第二反相器INV2调高第二电阻R2的阻值和第三反相器INV3调低第四电阻R4的阻值，使基准输出零温点对应的温度升高同时满足零温点对应的电压基本保持不变；当检测到环境温度继续升高达到T2时，通过翻转第四反相器INV4触发第五反相器INV5和第六反相器INV6，第五反相器INV5进一步调高第二电阻R2的阻值，第六反相器进一步调低第四电阻R4的阻值，再一次移动了零温点，再加上β补偿提供的负温项降低了低温区的温度系数，使得本专利技术提供的基准源可以在整个温度范围内实现很低的温度系数。本专利技术的有益效果为：本专利技术提供的基准源电路通过两次移动零温点，再加上β补偿的效果，使得该基准源可以在整个温度范围内实现很低的温度系数；同时，因为数字逻辑电路的功耗以及所占用的面积都非常小，因此本专利技术与传统的高阶补偿方案相比，在功耗和面积上也存在很大的优势。附图说明图1是电流模带隙基准源的电路原理图。图2是不同零温点基准输出的温度特性曲线。图3是本专利技术提供的数字高阶补偿带隙基准源的等效架构图。图4是本专利技术提供的数字高阶补偿带隙基准源的电路原理图。具体实施方式下面结合附图和具体实施例，详细说明本专利技术电路的工作原理。如图2所示，在不同的正温度系数R6/R5下，可以得到不同位置的零温点，如果R6/R5越大，那么零温点所对应的温度越高。因此可以得出，在图2中基准输出VREF3对应的正温度系数最高，而基准输出VREF1对应的正温度系数最低。基于此原理，本专利技术的高阶补偿的思路是通过数字的方法动态调整带隙基准的零温点，当环境温度比较低时，基准的零温点对应的温度也比较低。当环境温度升高时，基准会通过数字的逻辑将零温点调高，从而使得基准在整个温度范围内得到很低的温度系数，达到高阶补偿的功能。本专利技术的系统架构图如图3所示，包括启动电路，本文档来自技高网...

【技术保护点】
一种数字高阶补偿带隙基准源，其特征在于，包括启动电路、带隙核心电路、温度点检测电路和数字高阶补偿电路，所述带隙核心电路包括第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一双极型晶体管(Q1)和第二双极型晶体管(Q2)，第二PMOS管(MP2)的栅极连接所述启动电路的输出端，其漏极连接第一双极型晶体管(Q1)和第二双极型晶体管(Q2)的基极并通过第一电阻(R1)后接地；第三PMOS管(MP3)的栅漏短接并连接第一双极型晶体管(Q1)的集电极和第四PMOS管(MP4)的栅极，第四PMOS管(MP4)的漏极连接第二双极型晶体管(Q2)的集电极、第二PMOS管(MP2)和第五PMOS管(MP5)的栅极；第三电阻(R3)的一端连接第二双极型晶体管(Q2)的发射极，另一端连接第一双极型晶体管(Q1)的发射极并通过第二电阻(R2)后接地；第一双极型晶体管(Q1)的基极连接第二双极型晶体管(Q2)的基极和第二PMOS管(MP2)的漏极并通过第一电阻(R1)后接地；第五PMOS管(MP5)的漏极作为所述数字高阶补偿带隙基准源的输出端并通过第四电阻(R4)后接地；第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)和第五PMOS管(MP5)的源极接电源电压；所述温度点检测电路包括第六PMOS管(MP6)、第三双极型晶体管(Q3)、第四双极型晶体管(Q4)、第五双极型晶体管(Q5)、第一反相器(INV1)和第四反相器(INV4)，第六PMOS管(MP6)的栅极连接所述带隙核心电路中第三PMOS管(MP3)的栅极，其源极接电源电压，其漏极连接第三双极型晶体管(Q3)的基极和集电极、以及第一反相器(INV1)和第四反相器(INV4)的输入端；第四双极型晶体管(Q4)的基极和集电极互连并连接第三双极型晶体管(Q3)的发射极；第五双极型晶体管(Q5)的基极和集电极互连并连接第四双极型晶体管(Q4)的发射极，其发射极接地；所述数字高阶补偿电路包括第二反相器(INV2)、第三反相器(INV3)、第五反相器(INV5)和第六反相器(INV6)，第二反相器(INV2)的输入端连接所述温度点检测电路中第一反相器(INV1)的输出端，其输出端连接第三反相器(INV3)的输入端并输出第一数字信号(Digital1)；第三反相器(INV3)的输出端输出第三数字信号(Digital3)；第五反相器(INV5)的输入端连接所述温度点检测电路中第四反相器(INV4)的输出端，其输出端连接第六反相器(INV6)的输入端并输出第四数字信号(Digital4)；第六反相器(INV6)的输出端输出第二数字信号(Digital2)；所述第一数字信号(Digital1)和第四数字信号(Digital4)用于调节所述带隙核心电路中的第二电阻(R2)的阻值，所述第二数字信号(Digital2)和第三数字信号(Digital3)用于调节所述带隙核心电路中的第四电阻(R4)的阻值。...

【技术特征摘要】
1.一种数字高阶补偿带隙基准源，其特征在于，包括启动电路、带隙核心电路、温度点检测电路和数字高阶补偿电路，所述带隙核心电路包括第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一双极型晶体管(Q1)和第二双极型晶体管(Q2)，第二PMOS管(MP2)的栅极连接所述启动电路的输出端，其漏极连接第一双极型晶体管(Q1)和第二双极型晶体管(Q2)的基极并通过第一电阻(R1)后接地；第三PMOS管(MP3)的栅漏短接并连接第一双极型晶体管(Q1)的集电极和第四PMOS管(MP4)的栅极，第四PMOS管(MP4)的漏极连接第二双极型晶体管(Q2)的集电极、第二PMOS管(MP2)和第五PMOS管(MP5)的栅极；第三电阻(R3)的一端连接第二双极型晶体管(Q2)的发射极，另一端连接第一双极型晶体管(Q1)的发射极并通过第二电阻(R2)后接地；第一双极型晶体管(Q1)的基极连接第二双极型晶体管(Q2)的基极和第二PMOS管(MP2)的漏极并通过第一电阻(R1)后接地；第五PMOS管(MP5)的漏极作为所述数字高阶补偿带隙基准源的输出端并通过第四电阻(R4)后接地；第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)和第五PMOS管(MP5)的源极接电源电压；所述温度点检测电路包括第六PMOS管(MP6)、第三双极型晶体管(Q3)、第四双极型晶体管(Q4)、第五双极型晶体管(Q5)、第一反相器(INV1)和第四反相器(INV4)，第六PMOS管(MP6)的栅极连接所述带隙核心电路中第三PMOS管(MP3)的栅极，其源极接电源电压，其漏极连接第三双极型晶体管(Q3)...

【专利技术属性】
技术研发人员：周泽坤，余洪名，石跃，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51