集成电路封装中的保护键合线制造技术

提供了一种集成电路封装。该集成电路封装包括第一保护键合线(410)和第二保护键合线(420)。第一保护键合线(410)具有耦接至地的第一末端(411)和耦接至地的第二末端(412)。第二保护键合线(420)具有耦接至地的第一末端(421)和耦接至地的第二末端(422)。该集成电路封装还包括芯片(101)。该芯片(101)被安装在第一保护键合线和第二保护键合线之间，以使得该第一保护键合线和第二保护键合线至少使在芯片的输入端子和输出端子之间的磁场畸变，以提供阻抗匹配。

Protective bonding line in integrated circuit encapsulation

An integrated circuit package is provided. The integrated circuit package includes a first protection bond line (410) and a second protective bonding line (420). The first protection bond line (410) has a first end (411) coupled to the ground and a second end (412) coupled to the ground. The second protection bond line (420) has a first end (421) coupled to the ground and the second end (422) coupled to the ground. The integrated circuit package also includes a chip (101). The chip (101) is installed between the first protection bonding line and the second protection bonding line, so that the first protection bonding line and the second protection bonding line at least make the magnetic field distortion between the input terminals and the output terminals of the chip, so as to provide impedance matching.

【技术实现步骤摘要】
【国外来华专利技术】集成电路封装中的保护键合线
本公开涉及阻抗匹配，尤其涉及阻抗匹配电路的配置。
技术介绍
在集成电路芯片上制备的功能电路可以从阻抗匹配获益。阻抗匹配可以调整功能电路的输入阻抗和/或输出阻抗以调整电路的特性，例如功率传递或信号反射。例如，在射频(RF)系统中，输入端的输入阻抗与负载阻抗的匹配减少了信号反射。因此，功能电路可以被设计成具有阻抗匹配电路。这些阻抗匹配电路可被包括在封装中。换言之，阻抗匹配电路可以在封装芯片之前被耦接至芯片上。产生的集成电路封装的引线可以在内部通过封装中包括的阻抗匹配电路被耦接至芯片的端子。可以通过使用耦接两个节点或端子的键合线来实现阻抗匹配电路中的电感。承载电流的键合线可以产生磁场，该磁场可能引起诸如干扰或反馈之类的不良影响。存在用于实现一种封装内阻抗匹配电路的范围，该封装内阻抗匹配电路可以至少部分地减轻一些不良影响。
技术实现思路
根据第一方面，提供了一种集成电路封装，包括：第一保护键合线、第二保护键合线和芯片，该第一保护键合线具有耦接至地的第一末端和第二末端；该第二保护键合线具有耦接至地的第一末端和第二末端，该芯片被安装在第一保护键合线和第二保护键合线之间，使得第一保护键合线和第二保护键合线至少使在芯片的输入端子和输出端子之间的磁场畸变。集成电路封装还可以包括：耦接至输出端子的输入阻抗匹配电路，以及耦接至输出端子的输出阻抗匹配电路；其中，第一保护键合线和第二保护键合线被配置成使由输入阻抗匹配电路和输出阻抗匹配电路之间的互耦产生的磁场畸变。该芯片可以具有表面区域，该表面区域具有第一边和与第一边相对的第二边，并且第一保护键合线的至少一部分与芯片的第一边对齐，而第二保护键合线的至少一部分与芯片的第二边对齐。集成电路封装还可以包括耦接至芯片的输入阻抗匹配电路和输出阻抗匹配电路。第一保护键合线和第二保护键合线可以沿与输入阻抗匹配电路和输出阻抗匹配电路的至少一个键合线连接件的定向轴线平行的第一轴线定向。第一保护键合线的至少一部分可以与第一边对齐以使第一键合线的至少一部分平行于芯片的第一边延伸。第二保护键合线的至少一部分可以与第二边对齐以使该第二保护键合线的至少一部分平行于芯片的第二边延伸。芯片的表面区域还可以具有第三边和第四边，其中，第三边和第四边与第一边和第二边正交。输入阻抗匹配电路可被布置在输入封装引线和第三边之间，而输出阻抗匹配电路可被布置在输出封装引线和第四边之间。至少一个键合线连接件可以是输入阻抗匹配电路的第一键合线连接件，其中，第一键合线连接件包括耦接至芯片的输入端子的多个键合线。该至少一个键合线连接件可以是输出阻抗匹配电路的第一键合线连接件，其中，第一键合线连接件包括耦接至芯片的输出端子的多个键合线。第一保护键合线的第一末端和第二末端可以通过各自的第一电容和第二电容耦接至地，而第二保护键合线的第一末端和第二末端可以通过各自的第三电容和第四电容耦接至地。第一电容、第二电容、第三电容和第四电容的值可以对应于输入阻抗匹配电路和输出阻抗匹配电路的工作频带。集成电路封装还可以包括法兰，其中，芯片和第一电容、第二电容、第三电容以及第四电容被安装至法兰。第一电容和第三电容可被设置成输入阻抗匹配电路的输入电容的一部分，而第二电容和第四电容可被设置为输出阻抗匹配电路的输出电容的一部分。第一保护线和第二保护线可以被配置成使由输入阻抗匹配电路的至少一个键合线连接件和输出阻抗匹配电路的至少一个键合线连接件产生的磁场畸变。第一保护线和第二保护线可以被配置成使磁场畸变以减小输入阻抗匹配电路和输出阻抗匹配电路之间的磁耦合。根据第二方面，提供了一种集成电路封装，包括：第一保护键合线、第二保护键合线和芯片，该第一保护键合线具有耦接至地的第一末端和第二末端；该第二保护键合线具有耦接至地的第一末端和第二末端，该芯片具有表面区域，该表面区域具有第一边和与第一边相对的第二边，芯片被安装在第一保护键合线和第二保护键合线之间；其中，第一保护键合线的至少一部分与芯片的第一边和第二保护键合线的至少一部分对齐。根据第三方面，提供了一种射频功率放大器封装，包括：芯片、输入阻抗匹配电路、输出阻抗匹配电路、第一保护键合线和第二保护键合线，该芯片包括功率放大器并且具有第一输入端子和第二输入端子，该输入阻抗匹配电路耦接在输入端子和输入封装引线之间，该输出阻抗匹配电路耦接在输出端子和输出封装引线之间，该第一保护键合线具有耦接至地的第一末端和第二末端，该第二保护键合线具有耦接至地的第一末端和第二末端；其中，芯片被安装在第一保护键合线和第二保护键合线之间，以使得该第一保护键合线和第二保护键合线至少使在芯片的输入端子和输出端子之间的磁场畸变。附图说明将参照附图仅以示例的方式来对实施例进行描述，在附图中：图1示出了集成电路封装的示例；图2示出了集成电路封装的剖视图；图3为集成电路封装的电路图；图4示出了根据实施例的集成电路封装的示例；图5为根据实施例的集成电路封装的电路图；图6为根据实施例的集成电路封装的剖视图；图7示出了根据实施例的另一集成电路封装的示例；以及图8示出了根据实施例的多芯片集成电路封装的示例。应当理解的是，针对跨越多于一个附图的特征，相同的附图标记指示相同的特征。具体实施方式图1示出了集成电路封装100的示例的俯视图，该集成电路封装100包括有源芯片101和阻抗匹配电路110及阻抗匹配电路120。封装100包括输入封装引线103和输出封装引线104。有源芯片101包括输入端子105和输出端子106。输入阻抗匹配电路110被配置成耦接芯片101的输入封装引线103和输入端子105。输出阻抗匹配电路120被配置成将芯片101的输出端子106耦接至输出封装引线104。典型地，阻抗匹配电路由提供电感和/或电容以匹配有源芯片101上的功能电路的输入阻抗或输出阻抗的器件组成。在该示例中，阻抗匹配电路110和阻抗匹配电路120包括电容111和电容121以及电感112、电感113、电感122和电感123。特别地，输入阻抗匹配电路110可以包括第一电感112，该第一电感112被耦接在输入封装引线103和输入电容111之间。阻抗匹配电路110还可以包括第二电感113，该第二电感113被耦接在第一电容111和芯片的输入端子105之间。输出阻抗匹配电路120可以包括第一电感122，该第一电感122被耦接在芯片的输出端子106和输出封装引线104之间。输出阻抗匹配电路120还可以包括第二电感123，该第二电感123被耦接在芯片的输出端子106和输出电容121之间。输入电容111和输出电容121还可以被耦接至诸如地的参考电压。由图1可见，电感112、电感113、电感122、电感123可以被实施为包括多个键合线的键合线连接件。多个键合线可以被实施成形成键合线连接件，该键合线连接件提供电感以允许一定量的电流流动同时缓解电迁移问题。可以通过连接件中的键合线的数量、键合线的长度和/或由键合线形成的环路的形状来至少部分地确定由键合线连接件112、键合线连接件113、键合线连接件122、键合线连接件123提供的电感。图2示出了封装100的侧视图并且示出了由键合线连接件112、键合线连接件113、键合线连接件122、键合线连接件123提供的各自的环路。应当理本文档来自技高网...

【技术保护点】
一种集成电路封装，包括：第一保护键合线，所述第一保护键合线具有耦接至地的第一末端和第二末端；第二保护键合线，所述第二保护键合线具有耦接至地的第一末端和第二末端；以及芯片，所述芯片被安装在所述第一保护键合线和所述第二保护键合线之间，以使得所述第一保护键合线和所述第二保护键合线至少使在所述芯片的输入端子和输出端子之间的磁场畸变。

【技术特征摘要】
【国外来华专利技术】2015.05.13 EP 15167488.41.一种集成电路封装，包括：第一保护键合线，所述第一保护键合线具有耦接至地的第一末端和第二末端；第二保护键合线，所述第二保护键合线具有耦接至地的第一末端和第二末端；以及芯片，所述芯片被安装在所述第一保护键合线和所述第二保护键合线之间，以使得所述第一保护键合线和所述第二保护键合线至少使在所述芯片的输入端子和输出端子之间的磁场畸变。2.根据权利要求1所述的集成电路封装，还包括：输入阻抗匹配电路，所述输入阻抗匹配电路耦接至所述输入端子；以及输出阻抗匹配电路，所述输出阻抗匹配电路耦接至所述输出端子；其中，所述第一保护键合线和所述第二保护键合线被配置成使由所述输入阻抗匹配电路和所述输出阻抗匹配电路之间的互耦产生的磁场畸变。3.根据前述权利要求中任一项所述的集成电路封装，其中，所述芯片具有表面区域，所述表面区域具有第一边和与所述第一边相对的第二边，并且所述第一保护键合线的至少一部分与所述芯片的第一边对齐，而所述第二保护键合线的至少一部分与所述芯片的第二边对齐。4.根据权利要求1所述的集成电路封装，还包括耦接至所述芯片的输入阻抗匹配电路和输出阻抗匹配电路。5.根据权利要求4所述的集成电路封装，其中，所述第一保护键合线和所述第二保护键合线沿与所述输入阻抗匹配电路和所述输出阻抗匹配电路的至少一个键合线连接件的定向轴线平行的第一轴线定向。6.根据权利要求3至5中任一项所述的集成电路封装，其中，所述第一保护键合线的至少一部分与所述第一边对齐，以使得第一键合线的至少一部分平行于所述芯片的第一边延伸。7.根据权利要求3至6中任一项所述的集成电路封装，其中，所述第二保护键合线的至少一部分与所述第二边对齐，以使...

【专利技术属性】
技术研发人员：维特里奥·库柯，尤里·沃洛凯恩，诸毅，约瑟夫斯·范德赞登，安娜·瓦勒斯恩克，
申请(专利权)人：安普林荷兰有限公司，
类型：发明
国别省市：荷兰,NL